一种基于储能主从控制结构的可扩展同步控制系统

    公开(公告)号:CN103558824A

    公开(公告)日:2014-02-05

    申请号:CN201310540888.3

    申请日:2013-11-05

    CPC classification number: Y02P90/02

    Abstract: 一种基于储能主从控制结构的可扩展同步控制系统,系统分为VF控制器、就地控制单元两种装置,VF节点、转发节点、就地控制节点三种节点,通过高速光纤实现装置间的通信,达到装置联网以及节点扩展的目的。本系统可以灵活的通过配置实现节点的去除、添加、系统间同步处理、VF控制器的角色自由变换等操作。光纤通信采用8B/10B编解码,并辅以CRC校验保证通信的正常;通过同步码字来保证系统间各个就地控制节点以及VF节点的AD采样、CPU中断、载波相位等同步运行,保证各个就地控制节点运行步调一致,使控制效果最大可能得接近理想效果;VF装置可在外部控制下转换为VF控制节点角色及转发节点角色,大大提高了系统扩展的便捷与灵活性。

    一种链式变流器的就地执行单元远程在线升级系统

    公开(公告)号:CN103268243A

    公开(公告)日:2013-08-28

    申请号:CN201310222557.5

    申请日:2013-06-06

    Abstract: 一种链式变流器的就地执行单元远程在线升级系统,该系统利用链式变流器的分布式结构,以及其丰富的对外通讯管理接口,实现单元FPGA程序的管理与升级。就地控制执行单元与链式变流器的通讯接口采用其光纤串口,可以灵活的与链式变流器进行单元FPGA程序的版本识别、程序擦除、校验、烧写、升级、启动等操作。每一对光纤串口采用8B/10B编解码,并辅以CRC校验保证通信的正常,并且采用通信应答机制,支持误码重传的功能。程序的管理与升级可以通过本地端进行;也可以通过远程控制与变流器进行通信,使程序管理更加具有可操作性。这样的设计充分满足了目前链式变流器FPGA远程在线升级系统的要求,并且大大提高了链式变流器应用不同背景的便捷性,且方便程序版本的升级与维护。

    一种链式变流器的控制系统

    公开(公告)号:CN102403880A

    公开(公告)日:2012-04-04

    申请号:CN201110353084.3

    申请日:2011-11-09

    CPC classification number: H02M2007/4835

    Abstract: 一种实现链式变流器的控制系统,该系统采用分布式控制,满足链式变流器中多链节并可扩展的控制需求。FPGA利用其并行处理功能、丰富的I/O管脚、可扩展的内部逻辑单元实现大量数据运算处理,并可进行变流器链式扩展控制;CPU利用其自身丰富的内部资源实现变流器系统的保护功能;开入开出进行各开关量的控制和采集;通讯管理提供丰富的通讯接口;、显示提供人性化的人机界面;CPLD执行单元实现分链节控制功能,与FPGA采用光纤连接,保证了其可靠性,CPLD执行单元的数量可根据变流器系统的链节需求进行数量扩展。这样的设计充分满足了目前链式变流器控制系统的要求,并且大大提高了变流器链节的可扩展性和可靠性。

    用于继电保护的不需插拔的光纤通道多路分接装置

    公开(公告)号:CN1310445C

    公开(公告)日:2007-04-11

    申请号:CN200410049630.4

    申请日:2004-06-22

    CPC classification number: Y02B90/2638 Y04S40/124

    Abstract: 本发明公开了一种用于继电保护的不需插拔的光纤通道多路分接装置,该装置包括:多个光电转换模块,该转换模块与逻辑处理单元连接,用于将接收到的光信号转换为送至逻辑处理单元的电信号和将来自逻辑处理单元的电信号转换为发出去的光信号;一个逻辑处理单元,该逻辑处理单元包括两个多路选通模块和一个指示信号发生模块,并与所述的多个光电转换模块连接,用于在选通控制信号的控制下选择需要进行光纤传输的通道;一个控制和显示单元,该控制和显示单元与逻辑处理单元连接,用于产生选通控制信号,并通过显示单元进行显示。本发明的装置将线路侧和旁路侧光纤事先引入,当旁路带线路时通过按键选择通道,使得旁路保护可以和对侧保护装置通讯。不用插拔光纤,在将光信号转换为电信号、再将电信号转换为光信号的过程中,可以对经光纤通道传输后产生的光功率损耗进行补偿。

    一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法

    公开(公告)号:CN106648896B

    公开(公告)日:2020-06-02

    申请号:CN201611218159.6

    申请日:2016-12-26

    Abstract: 一种Zynq芯片在异构多处理模式下双核共享输出外设的方法。FPGA为每个ARM核分配不同服务优先级的共享内存,ARM核有待发报文时,首先读取和FPGA之间的共享内存的信息,在判定可写的条件下,按照约定的格式,向共享内存写入数据包和数据包描述信息,FPGA判断外设发送空闲的条件下,依照服务优先级,将共享内存中的数据包写入外设。本发明由FPGA统一管理外设和数据包调度,双ARM核间无需核间调度,每个ARM内核独立面对FPGA外设,比在ARM中统一管理、发送数据,效率有很大提高。用于数据吞吐量大、处理实时性要求高的电力系统控制领域。

Patent Agency Ranking