数模转换器、模数转换器、芯片及电子设备

    公开(公告)号:CN119382709A

    公开(公告)日:2025-01-28

    申请号:CN202411419359.2

    申请日:2024-10-11

    Abstract: 本申请公开了一种数模转换器DAC、模数转换器、芯片及电子设备。其中,所述DAC包括:第一子DAC模块,所述第一子DAC模块包括一个或多个比特位的电容阵列,所述电容阵列为C‑2C电容阵列,所述C‑2C电容阵列包括多个第一电容以及一个或多个桥接电容;各所述第一电容的电容值均为Cq,各所述桥接电容的电容值均为2Cq,所述Cq为单位电容;第二子DAC模块,所述第二子DAC模块包括一个或多个比特位的MOS管阵列和一个第二电容;所述MOS管阵列由所述第二电容控制,所述MOS管阵列的比特位低于所述C‑2C电容阵列的比特位;连接开关,用于通过所述连接开关的切换控制所述MOS管阵列与所述C‑2C电容阵列的连接。

    一种芯片热控制方法、装置、设备及存储介质

    公开(公告)号:CN118838481A

    公开(公告)日:2024-10-25

    申请号:CN202310458197.2

    申请日:2023-04-25

    Inventor: 金鹏 王大鹏 李男

    Abstract: 本发明提供了一种芯片热控制方法、装置、设备及存储介质,涉及无线技术领域,所述芯片热控制方法,包括:获取目标算力芯粒中处理单元所需处理的计算数据信息;根据所述计算数据信息,确定所述处理单元的热效应信息;根据所述热效应信息,对所述目标算力芯粒中处理单元进行位置映射,得到所述处理单元的映射位置。本发明的方案,可以实现芯片的主动散热,提高芯片的散热效果。

    一种数据的处理方法、核心网网元、电子设备及存储介质

    公开(公告)号:CN118803776A

    公开(公告)日:2024-10-18

    申请号:CN202310935280.4

    申请日:2023-07-27

    Abstract: 本发明提供一种数据的处理方法、核心网网元、电子设备及存储介质,该方法包括:获取第二核心网网元发送的对公网用户的用户信息修改请求,其中,第二核心网网元位于专网;获取第二核心网网元发送的跟踪区域码,第一核心网网元和第二核心网网元配置不同的跟踪区域码;向第三核心网网元发送查询请求;查询请求中包括第二核心网网元的跟踪区域码;接收第三核心网网元发送的第二核心网网元对公网用户的用户信息修改权限;向第二核心网网元发送第二核心网网元对公网用户的用户信息修改权限。本发明中,在专网网元中配置特殊需求的跟踪区域码,公网网元根据跟踪区域码为专网网元开放部分权限,使专网可以控制公网用户。

    电容阵列失配校正方法、电路、装置、设备及介质

    公开(公告)号:CN118801880A

    公开(公告)日:2024-10-18

    申请号:CN202311685677.9

    申请日:2023-12-08

    Abstract: 本公开涉及通信技术领域的电容阵列失配校正方法、电路、装置、设备及介质。其中,方法包括:自电容阵列的最高位电容至低位电容进行电容阵列失配校正;判断接参考电压的高位电容的电容值与其余接地电容的并联值的比例是否大于设计比例;若大于设计比例,则将所述高位电容悬空,替换为将所述高位电容的下一位电容接参考电压,直至接参考电压的电容与其余接地电容的并联值的比例不大于所述设计比例,选取合适的电容配置并记录寄存器设置。该方法在现有电容阵列基础上进行电容替换及电容配置以达到预先设计的分压效果,无需增加额外的电路,就能够实现良好的电容失配校正。

    多相数字预失真处理方法、装置、设备、介质及程序产品

    公开(公告)号:CN118801832A

    公开(公告)日:2024-10-18

    申请号:CN202410879609.4

    申请日:2024-07-02

    Abstract: 本发明公开了一种多相数字预失真处理方法、装置、设备、介质及程序产品,该方法包括:根据数字预失真记忆多项式模型,设置多项式计算模块和滤波模块;根据目标处理时钟频率,确定所述多项式计算模块的输入路数;然后通过所述多项式计算模块对多路信号分量进行多项式计算,得到多路多项式计算结果;其中,多路所述信号分量是根据所述输入路数对要输入到功率放大器的传输信号进行分解后得到;通过所述滤波模块对所述多项式计算结果进行组合,得到预失真处理后的传输信号,从而能降低数字预失真DPD的处理时钟频率,实现采用较低的速率完成高速率的预失真处理,减轻系统的负担。

    一种输入阻抗可调节的衰减器

    公开(公告)号:CN117411458B

    公开(公告)日:2024-08-02

    申请号:CN202211209096.3

    申请日:2022-09-30

    Abstract: 本发明提供一种输入阻抗可调节的衰减器,包括:N个并联的电路页,每个电路页均包括第一支路、第二支路、第三支路以及第四支路,第一支路包括串联的第一电阻和第一开关,第二支路包括串联的第二电阻和第二开关,第三支路的第一端和第二端分别设置在第一电阻与第一开关之间,以及第二电阻与第二开关之间,第四支路的第一端和第二端分别连接第一开关和第二开关的控制端;与N个并联的电路页一一对应的数控电路,数控电路用于提供第一控制信号和第二控制信号,第一控制信号用于控制第三支路的通断状态,第二控制信号用于控制第四支路的通断状态。

Patent Agency Ranking