公开(公告)号：CN101076896B

公开(公告)日：2011-07-13

申请号：CN200580011225.6

申请日：2005-04-06

Applicant: 国际商业机器公司

Inventor： 彼得·J.·杰斯 ,  埃尔文·J.·约瑟夫 ,  刘奇志 ,  布拉德利·A.·奥纳

IPC: H01L31/072

CPC classification number: H01L29/0804 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/1004 ,  H01L29/66287

Abstract: 公开了一种双极互补金属氧化物半导体(BiCMOS)或NPN/PNP器件，具有集电极(112)、集电极上方的本征基底(118)、与集电极相邻的浅沟槽隔离区(114)、本征基底上方的升高的非本征基底(202)、非本征基底上方的T形发射极(800)、与发射极相邻的隔层(700)、以及由隔层与发射极隔开的硅化物(400)层。

公开(公告)号：CN1956196B

公开(公告)日：2011-06-29

申请号：CN200610142898.1

申请日：2006-10-27

Applicant: 东部电子股份有限公司

Inventor： 高光永

IPC: H01L27/06 ,  H01L29/73 ,  H01L21/822 ,  H01L21/331

CPC classification number: H01L21/8249 ,  H01L27/0635 ,  H01L27/0658 ,  H01L28/40

Abstract: 本发明公开一种包括双极晶体管和多晶硅/绝缘体/多晶硅电容器的biCMOS器件。该biCMOS器件在双极晶体管处可具有相对较低的串联电阻。该双极晶体管可具有理想的放大率。

公开(公告)号：CN102097327A

公开(公告)日：2011-06-15

申请号：CN201010583315.5

申请日：2010-11-30

Applicant: 万国半导体股份有限公司

Inventor： 雪克·玛力卡勒强斯瓦密

IPC: H01L21/336 ,  H01L21/8238 ,  H01L21/8249 ,  H01L21/28

CPC classification number: H01L29/407 ,  H01L21/823412 ,  H01L21/823807 ,  H01L21/8249 ,  H01L27/0617 ,  H01L27/0623 ,  H01L27/092 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0696 ,  H01L29/0821 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/408 ,  H01L29/4175 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/732 ,  H01L29/7393 ,  H01L29/7813 ,  H01L29/7816 ,  H01L29/7817 ,  H01L29/7823 ,  H01L29/7825 ,  H01L29/7831

Abstract: 一个双通道沟槽LDMOS晶体管包括一个第一导电类型的衬底；一个形成在衬底上的第二导电类型的半导体层；一个形成在半导体层中的第一沟槽，沟槽栅极形成在第一沟槽的上部；一个形成在半导体层中第一沟槽附近的第一导电类型的本体区；一个形成在本体区中第一沟槽附近的第二导电类型的源极区；一个覆盖在本体区上方的平面栅极；一个第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来。平面栅极在本体区中构成一个横向通道，第一沟槽中的沟槽栅极在LDMOS晶体管的本体区中，构成一个垂直通道。

公开(公告)号：CN101529570B

公开(公告)日：2010-11-17

申请号：CN200780038846.2

申请日：2007-08-25

Applicant: 先进模拟科技公司

Inventor： 马啜秋 ,  唐纳德·R·迪斯尼

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7825 ,  H01L21/82385 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/0922 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66704

Abstract: 一种横向沟槽金属氧化物半导体场效应晶体管包含含有装置部分和栅极总线部分的沟槽。沟槽的栅极总线部分被形成在衬底上方电介质层中的导电插塞接触，由此避免对传统的表面多晶硅桥接层的需要。导电插塞形成在电介质层中基本上垂直的孔中。栅极总线部分可宽于沟槽的装置部分。一种方法包含当沟槽中导电材料被蚀刻时形成浅沟槽隔离(STI)。

公开(公告)号：CN101114632B

公开(公告)日：2010-06-16

申请号：CN200710139143.0

申请日：2007-07-26

Applicant: 国际商业机器公司

Inventor： 何忠祥 ,  刘奇志 ,  K·M·沃森 ,  N·B·菲尔彻费尔德 ,  王平川 ,  B·雷尼

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76838 ,  H01L21/8249 ,  H01L23/53228 ,  H01L23/53257 ,  H01L23/53295 ,  H01L27/0623 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构及其制造方法。该半导体结构包括(a)衬底；(b)在所述衬底上的第一半导体器件；(c)在所述第一半导体器件上的N ILD(级间介质)层，其中N是大于1的整数；以及(d)与所述第一半导体器件电连接的导电线。所述导电线适于负载在平行于N ILD层的两个连续ILD层之间的界面表面的横向方向上的横向电流。所述导电线存在于N ILD层的至少两个ILD层中。所述导电线不包括适于负载在垂直于所述界面表面的垂直方向上的垂直电流的导电过孔。

公开(公告)号：CN100585857C

公开(公告)日：2010-01-27

申请号：CN200610164045.8

申请日：2006-12-06

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L27/06 ,  H01L29/73 ,  H01L21/822 ,  H01L21/331

CPC classification number: H01L29/7833 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/7322

Abstract: 本发明提供一种半导体装置及其制造方法。在以往的半导体装置中，存在由于构成分离区的P型埋入扩散层的横向扩散宽度变宽，而难以得到所希望的耐压特性的问题。在本发明的半导体装置中，在P型单晶硅基板(6)上形成两层外延层(7)、(8)，外延层(8)与外延层(7)相比是高杂质浓度。外延层(7)、(8)由分离区(3)、(4)、(5)划分成多个元件形成区域，在一个元件形成区域上形成有NPN晶体管(1)。并且，在作为NPN晶体管(1)的基区而使用的P型扩散层(12)与P型分离区(3)之间形成有N型扩散层(14)。根据该结构，基区-分离区之间难以产生短路，可以提高NPN晶体管(1)的耐压特性。

公开(公告)号：CN101542697A

公开(公告)日：2009-09-23

申请号：CN200780027959.2

申请日：2007-05-30

Applicant: 先进模拟科技公司

Inventor： 理查德·K·威廉斯 ,  唐纳德·R·迪斯尼 ,  琼-韦·陈 ,  陈伟钿 ,  余亨熙

IPC: H01L21/336

CPC classification number: H01L29/0847 ,  H01L21/761 ,  H01L21/823462 ,  H01L21/823481 ,  H01L21/823493 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/088 ,  H01L27/098 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66106 ,  H01L29/66659 ,  H01L29/66704 ,  H01L29/66901 ,  H01L29/7825 ,  H01L29/7835 ,  H01L29/808 ,  H01L29/866 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种全低温工艺用于在不包括外延层的衬底中制造各种半导体器件。所述器件包括非隔离的横向DMOS、非隔离的延伸漏极或漂移的MOS器件，横向沟槽DMOS、隔离的横向DMOS、JFET和耗尽模式器件、以及P－N二极管箝位和整流器和结端区。由于所述工艺消除了对于高温工艺的需求并且采用“注入原样”掺杂分布，所以它们构成允许器件对于IC被添加或省略而无需更改用于生产剩下的器件的工艺的模块架构。

公开(公告)号：CN100524700C

公开(公告)日：2009-08-05

申请号：CN200580021891.8

申请日：2005-04-22

Applicant: 英飞凌科技股份公司

Inventor： C·达尔 ,  A·蒂尔克

IPC: H01L21/8249

CPC classification number: H01L21/8249 ,  H01L29/66242

Abstract: 本发明涉及制造平面隔离物、相关的双极晶体管和相关的BiCMOS电路装置的方法，其中，在牺牲掩模(2)形成后，在基板(1)上形成第一和第二个隔离层(3、4)，并且第一和第二个隔离层结合成一体。为了在第二个隔离层(4)上产生辅助隔离物(4S)，进行第一个各向异性蚀刻过程。然后，为了产生平面隔离物(PS)，借助于辅助隔离物(4S)，进行第二个各向异性蚀刻过程，从而有可能自由选择由此产生的平面隔离物(PS)的高度，其中的平面性可大大简化该过程的后续部分。本发明方法使得制造改善电特性的元件成为可能。

公开(公告)号：CN100499043C

公开(公告)日：2009-06-10

申请号：CN200480036586.1

申请日：2004-12-09

Applicant: NXP股份有限公司

Inventor： J·J·T·M·东克尔斯 ,  P·H·C·马尼 ,  E·昆宁 ,  F·I·诺伊利

IPC: H01L21/331

CPC classification number: H01L21/8249 ,  H01L29/66242 ,  H01L29/66272

Abstract: 一种在双极器件形成外延基极层的方法。该方法包括步骤：提供具有邻接活性硅区(10)的场隔离氧化物区(12)的结构件；在场隔离氧化物区(12)的上方形成氮化硅/硅叠层(14，16)；其中，氮化硅/硅叠层(14，16)包括硅顶层(14)和氮化硅底层(16)，对氮化硅/硅叠层(14，16)进行蚀刻，形成台阶状的籽晶层；其中，在氮化硅底层蚀刻的同时，横向蚀刻硅顶层，在台阶状的籽晶层和活性区(10)的上方生长Si/SiGe/Si叠层(20)。

公开(公告)号：CN100479163C

公开(公告)日：2009-04-15

申请号：CN200610004122.3

申请日：2006-02-21

Applicant: 三洋电机株式会社

Inventor： 神田良 ,  菊地修一 ,  大竹诚治 ,  畑博嗣

IPC: H01L27/04 ,  H01L23/62

CPC classification number: H01L29/7322 ,  H01L21/761 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/1008 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/6625 ,  H01L29/66272 ,  H01L29/66659 ,  H01L29/735 ,  H01L29/7835

Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN结区域被破坏的问题。在本发明的半导体装置中，在衬底(2)和外延层(3)上形成有P型埋入扩散层(4)。N型埋入扩散层(5)与P型埋入扩散层(4)重叠形成，且在元件形成区域的下方形成有过电压保护用的PN结区域(19)。PN结区域(19)的击穿电压比源-漏极间的击穿电压低。根据该结构，可防止击穿电流集中在PN结区域(19)，且可由过电压保护半导体元件。