-
公开(公告)号：CN117560012A
公开(公告)日：2024-02-13
申请号：CN202311672644.0
申请日：2023-12-07
Applicant: 电子科技大学
Abstract: 本发明属于时间间隔信号产生领域，具体为一种基于SerDes的高分辨率DTC实现装置，包括：时钟模块、数据编码模块、SerDes采样发射模块和门信号分解模块；通过利用SerDes采样发射模块的将低速并行数据转换为高速串行数据，既方便FPGA内部的数据处理，又完成了所需的可视为高速串行数据的门信号的产生，且产生的时间间隔信号具有较宽的动态范围。此外，本发明的DTC实现过程中，其校准工作更加简单，实现难度更低、便于扩展。
-
公开(公告)号：CN116360235A
公开(公告)日：2023-06-30
申请号：CN202310219013.7
申请日：2023-03-08
Applicant: 电子科技大学
IPC: G04F10/00
Abstract: 本发明属于时间间隔测量领域，具体为一种基于SerDes的TDC实现装置，包括时钟模块、门信号生成模块、SerDes采样接收模块和数据解码模块。该装置基于FPGA内部SerDes资源可达到超高数据率、以及SerDes采样输出为较低速的FPGA可实时处理的并行数据这一特点，通过SerDes采样模块配合数据解码模块，使时间间隔测量范围提升至秒级。此外，利用SerDes采样接收模块中的高性能锁相环和移位寄存器统一的标准延时特点，使该TDC实现装置拥有更好的线性性能，同时省去了时钟多路相移方法中的复杂时钟电路，简化了FPGA外围电路设计、降低了FPGA所需IO口数量和系统复杂度，进而拓宽了其应用范围。
-
公开(公告)号：CN113791666B
公开(公告)日：2023-03-07
申请号：CN202110973881.5
申请日：2021-08-24
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于多DAC的宽带高精度任意波形合成方法，通过配置采样时钟的相位和采样点的分解以实现采样率的提升和分辨率的提升。假设有2Q个DAC的并行结构，均分为a组分辨率提升结构，每组2b个DAC，通过该分配方式可以将系统的采样率提升a倍，分辨率提升b倍；这样使得本发明可以通过灵活的配置方法，自由的选择采样率和分辨率的提升倍数，具有非常好的扩展性和灵活性，能够适应当今社会对信号合成的需求。
-
公开(公告)号：CN112953461B
公开(公告)日：2022-06-14
申请号：CN202110069028.0
申请日：2021-01-19
Applicant: 电子科技大学
IPC: H03H17/02
Abstract: 本发明公开了一种基于采样率转换技术的任意波形合成方法，先以可变采样率进行波形数据计算并存入存储器，在存储过程中，当存储器读写控制模块接受到控制命令后，先执行写操作，再执行读操作；然后将读出的这些数据分为并行的多路，每一路数据再单独进行采样率的转换，通过采样率转换倍数这一参数控制各路数据的有效性和各路数据的排列关系，将有效的数据重新拼合，得到固定采样率下的输出数据，这种方式利于输出信号镜像频率分量的有效滤除、降低杂散，同时提高任意波形发生器的采样率指标。
-
公开(公告)号：CN113434006B
公开(公告)日：2022-06-03
申请号：CN202110772035.7
申请日：2021-07-08
Applicant: 电子科技大学
IPC: G06F1/03
Abstract: 本发明属于数字测试技术领域，涉及一种基于DDS的高分辨率脉冲波形产生装置。本发明在采样时钟的固定采样率下，通过相位累加模块对一个周期内波形样点进行计数，从而确定出当前周期内波形样点个数。当相位累加器计满一个周期时，周期累加模块开始对脉冲周期开始计数。通过时间偏移计算模块计算出当前周期结束时间点与下一周期波形样点起始点的间距，以确定下一周期脉冲波形样点的起始时刻，以此规律继续向下计算，周期累加器M依次加一，直到时间偏移计算为0时，周期累加器M置0重新循环计算波形样点。按照上述步骤依次确定出每一个周期内的波形样点。克服了脉冲信号分辨率调节受限于采样时钟频率的问题。
-
Patent Agency Ranking
公开(公告)号：CN113376585B
公开(公告)日：2022-03-15
申请号：CN202110556592.5
申请日：2021-05-21
Applicant: 电子科技大学
IPC: G01S7/02
Abstract: 本发明属于数字测试技术领域，具体为一种高分辨率脉冲信号合成装置。通过波形样点产生模块采用nfs的采样频率解决了现有技术合成的脉冲信号定时分辨率低的问题；通过数字滤波器滤除高频谐波干扰，保证了波形样点的有效传递。通过波形样点抽取模块的设置保证了波形样点与数模转换器的匹配。在本发明中数字滤波器配合波形样点抽取模块，能够使输出的波形样点匹配不同性能的数模转换器。为被测试设备提供高分辨率脉冲宽度可调信号，其脉冲宽度调节分辨率不受采样时钟的时间间隔限制，其制作成本低。
-
公开(公告)号：CN113219224B
公开(公告)日：2022-02-01
申请号：CN202110435420.2
申请日：2021-04-22
Applicant: 电子科技大学
Abstract: 本发明公开了一种获取可变时钟波形发生器最佳采样率的方法，通过可变时钟波形发生器的波形输出频率f、最大采样率fsmax以及可变时钟波形发生器中滤波器的通带截止频率fpass和阻带截止频率fstop，在抗混叠的前提下计算出可变时钟波形发生器的采样率转换倍数p/q的取值范围，然后将采样率转换倍数转换成连分数并求解，计算最适合的p/q序列，最后通过递归求解导出收敛的p和q，进而获取可变时钟波形发生器最佳采样率fs。
-
公开(公告)号：CN113691241A
公开(公告)日：2021-11-23
申请号：CN202110918815.8
申请日：2021-08-11
Applicant: 电子科技大学
Abstract: 本发明属于数字测试技术领域，具体为一种基于幅度转换时序的高精度数字抖动注入装置。本发明利用幅度转换时序的原理，将地址发生器与时钟发生器相连，使地址发生器产生的地址与时序关联，通过波形查找表查找出与地址对应的原始波形样点数据，通过抖动数据查找表查找出原始抖动样点数据。然后利用调幅运算模块和数据运算模块，针对不同的数据抖动幅度和抖动类型的注入要求，采用与抖动注入类型相匹配的数据直接幅度相加、或筛选出边沿数据样点再进行幅度修改；即改变原本波形信号数据的边沿样点幅度数据的方式，实现加抖的目的。与现有技术相比，本发明能够同时实现抖动幅度和频率参数高可调性，以及提升抖动注入的精度。
-
公开(公告)号：CN113395046A
公开(公告)日：2021-09-14
申请号：CN202110675590.8
申请日：2021-06-18
Applicant: 电子科技大学
Abstract: 本发明属于集成运放电路领域，具体涉及一种基于可变非对称供电机制的集成运放电平窗扩展装置。在本发明中，控制单元连接双通道数模转换器，通过控制单元控制双通道数模转换器的输出使得两个电压相互独立，实现了集成运放正负向电源的独立控制，因此可以更方便的调节每个电源电压。双通道数模转换器输出的电压经电压放大器和推挽电路调理后，拓宽了集成运放的正向和负向两个电源的电压范围，增强了电源的驱动能力，提升了电平窗的输出范围，进而拓宽了其应用范围。与现有技术相比，本发明具有结构简单、控制方便、成本低等特点，且能够最大限度的保持集成运放电路的带宽与输出功率能力，有助于扩大集成运放的应用范围。
-
公开(公告)号：CN107171657B
公开(公告)日：2019-06-14
申请号：CN201710446129.9
申请日：2017-06-14
Applicant: 电子科技大学
IPC: H03K5/135
Abstract: 本发明公开了一种序列脉冲部分上升沿加抖的装置，将输入序列脉冲通过同步后的门控信号截取，得到需要在上升沿加载抖动的部分和门控信号之外无需加载抖动的部分，对于需要加载抖动的部分序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到上升沿，上升沿信号作为触发器时钟和下降沿信号作为复位信号使得序列脉冲在上升沿来时拉高，下降沿来时拉低，实现对该部分序列脉冲信号的上升沿加抖后的波形合成，得到完整的部分上升沿加抖的序列脉冲信号。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.024 seconds)
