一种构建并行存储系统多可用性机制并存架构的方法

    公开(公告)号:CN101079896B

    公开(公告)日:2010-05-19

    申请号:CN200710018108.3

    申请日:2007-06-22

    Abstract: 本发明公开一种并行存储系统的多可用性机制共存架构,该架构包括状态检测和控制框架、数据服务框架、元数据服务框架、数据同步框架、客户端框架、系统管理框架、高可用机制模块7个部分,支持在线的模块加载和卸载。高可用机制模块以插件形式实现所有框架调用所需的接口函数,框架根据逻辑数据使用的高可用机制类型,调用对应的可用性模块中实现的接口,完成特定的功能。在这种架构的支持下,用户可以根据逻辑数据的可用性要求、读写特性、以及用户对数据的服务质量要求,在系统所提供高可用机制中选择最适合的机制以保证逻辑数据的可靠性和数据服务的可用性,以此可避免因为使用单一的高可用机制而造成的不必要的性能损失和磁盘冗余。

    一种多台网络设备链路聚集的实现方法

    公开(公告)号:CN1859417A

    公开(公告)日:2006-11-08

    申请号:CN200610042761.9

    申请日:2006-04-30

    Abstract: 本发明公开了一种多台网络设备链路聚集的实现方法。该方法通过将标准链路聚集中的局部端口标志扩展为多台网络设备之间的全局端口标志,选取多台网络设备上的若干个网络端口,在每台网络设备上启动具有全局端口标志的链路聚集设施,为多台设备中每台设备的虚拟网络端口配置相同的IP和MAC地址、相同的系统优先级和不同的设备标志号,为所选取的网络端口设置相同的键值,将所选取的网络端口作为虚拟网络端口的从设备等步骤,将多台网络设备的网络端口聚集在一起。本发明也可由ASIC实现,作为交换机、多功能网络板卡的功能模块。本发明基于IEEE802.3ad标准所规定的链路聚集,是标准链路聚集的一个重要扩展。

    一种基于全共享交换的存储架构系统

    公开(公告)号:CN105245576A

    公开(公告)日:2016-01-13

    申请号:CN201510573603.5

    申请日:2015-09-10

    CPC classification number: H04L67/1095 H04L47/10 H04L67/1097

    Abstract: 本发明公开了一种基于全共享交换的存储架构系统,该系统包括:至少一个主机适配模块;至少两个主机交换设备;每个主机适配模块均与所有的主机交换设备相连;所有的主机适配模块与所有的主机交换设备构成主机层;至少两个控制器;至少两个控制器交换设备;每个控制器均与所有的控制器交换设备相连;所有的控制器与所有的控制器交换设备构成控制器层;至少两个存储交换设备;每个存储交换设备均与所有的控制器相连;至少一个磁盘;所有的存储交换设备与所有的磁盘构成存储层。该系统实现降低系统的延时,提升系统的读写性能,提高系统的可靠性。

    一种确定基站的最优服务范围的方法及系统

    公开(公告)号:CN104202753A

    公开(公告)日:2014-12-10

    申请号:CN201410515347.X

    申请日:2014-09-29

    Abstract: 本发明公开了一种确定基站的最优服务范围的方法及系统,该方法包括以下步骤:获取预设区域中的各个基站的位置信息;将所述各个基站作为基点,根据所述各个基站的位置信息,生成Voronoi图,所述Voronoi图由一组以所述各个基站作为生成元的Voronoi多边形构成;将所述各个基站所在的Voronoi多边形内的区域,分别作为所述各个基站在所述预设区域中的最优服务范围。本发明根据基站的位置信息生成Voronoi图,并根据该Voronoi图确定基站的最优服务范围,降低了计算方法的复杂度,缩短了计算周期,减少了实现成本。

    一种监管进程的方法和装置

    公开(公告)号:CN104199772A

    公开(公告)日:2014-12-10

    申请号:CN201410444061.7

    申请日:2014-09-02

    Abstract: 本发明公开了一种监管进程的方法和装置,包括启动需要监管的进程,并保存各进程的进程名称和进程身份PID;按照预先设置的第一周期,针对每个监管的进程:采集进程的信息;根据采集到的信息确定进程的状态;如果进程的状态为异常,则停止并重启进程,如果进程的状态为停止,则重启进程。通过本发明提供的技术方案,能够独自、自动地监管进程,从而有效提高了进程监管的效率。

    一种高速串行总线设备及其传输数据的方法

    公开(公告)号:CN102142987B

    公开(公告)日:2014-01-08

    申请号:CN201010593965.8

    申请日:2010-12-09

    Abstract: 本发明公开了一种串行总线设备及其传输数据的方法,涉及计算机通信领域。本发明公开的一种串行总线设备包括:收发模块,与对端设备之间建立一条差分时钟通道以及多条差分数据通道;链路检测模块,根据所接收到的链路检测指令检测差分时钟通道和各条差分数据通道的状态;控制状态机模块,向链路检测模块发起链路检测指令,以及在链路检测模块检测到所述差分时钟通道发生故障时,修复该差分时钟通道,在链路检测模块检测到有差分数据通道发生故障时,启动带内复位,剔除发生故障的差分通道,并对剩余的差分数据通道进行重组后进行数据传输。本发明的实施例具有高速率、低延迟、链路检测自适应、可扩展性、智能化、自动复位等特性。

    一种序列传输、接收装置及方法

    公开(公告)号:CN103413003A

    公开(公告)日:2013-11-27

    申请号:CN201310367038.8

    申请日:2013-08-21

    CPC classification number: G06F15/16

    Abstract: 本法公开了一种序列传输、接收装置及方法,所述序列传输装置包括:通道标识ID生成器和序列集成器,其中:所述通道ID生成器,用于在互连节点的链路初始化阶段,为每个传输通道生成物理ID;所述序列集成器,用于将每个传输通道的物理ID集成在相应传输通道的检测序列中,通过相应传输通道将检测序列传输给接收节点。本发明采用传输通道的物理ID生成、传输、分析的方法,并实现物理ID和核心逻辑ID自动映射,弥补了手动优化逻辑通道与物理通道映射关系复杂的不足,大大降低了因多通道乱序布线带来的串行数据多通道传输处理逻辑设计和调试的复杂度,有效提高了芯片逻辑设计和验证调试的效率。

    一种高端容错计算机系统及实现方法

    公开(公告)号:CN102129418B

    公开(公告)日:2013-04-17

    申请号:CN201110053727.2

    申请日:2011-03-07

    CPC classification number: G06F17/5081 G06F15/17356

    Abstract: 本发明提供了一种高端容错计算机系统及实现方法,该系统包括N个单结点原型验证系统和M个交叉开关互联路由器芯片组,每个所述交叉开关互联路由器芯片组均用于实现所述N个单结点原型验证系统之间互联,各所述交叉开关互联路由器芯片组之间不做转接,M,N均为大于等于2的正整数,所述单结点原型验证系统包括:计算板,为一4路紧耦合计算板;芯片验证板,包括2个结点控制器芯片组,其中:每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片,共同承载1个结点控制器的逻辑;互联板,包括2个FPGA芯片,其中:每个FPGA芯片提供一个高速互联端口,用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。

    一种控制方法和装置
    70.
    发明公开

    公开(公告)号:CN102821043A

    公开(公告)日:2012-12-12

    申请号:CN201210264423.5

    申请日:2012-07-27

    CPC classification number: H04L47/263

    Abstract: 一种控制方法和装置,该方法包括,链路层在接收方向收到错误报文时,对发送端返回NACK报文,并发起重传,中间层触发重传计数器的值加1;当同一报文重传次数小于等于预设的重传次数值时,触发所述重传计数器复位;当同一报文的重传次数大于预设的所述重传次数值时,触发底层的物理层复位。上述技术方案有效保证了数据传输的稳定性与可靠性,同时也实现了系统资源的可靠有效利用,在高端服务器系统中具有极高的应用价值。

Patent Agency Ranking