-
公开(公告)号：CN102201192A
公开(公告)日：2011-09-28
申请号：CN201110076950.9
申请日：2011-03-23
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G3/3275 , G09G2310/027 , G09G2310/0289 , G09G2310/08
Abstract: 一种电平移位电路、数据驱动器及显示装置。电平移位电路具有连接在第1电源线和第1节点间的第1导电型第1晶体管、在第2电源线和第1节点间串联连接的第2导电型第2及第3晶体管。第1控制信号共同输入到第1晶体管的栅极和第2及第3晶体管的一个的栅极。被输入比第1和第2电源的电源振幅低振幅的输入信号的输入端子连接到第2及第3晶体管的另一个的栅极。具有：时钟反相器，设置在第1电源线和第2电源线间，连接在第1节点和第1输出端子间，由第2控制信号控制接通或断开；反相器，设置在第1电源线和第2电源线间，输入连接到第1输出端子；和开关，连接在第1节点和反相器的输出间，由第3控制信号控制接通或断开。
-
公开(公告)号：CN102163400A
公开(公告)日：2011-08-24
申请号：CN201110043131.4
申请日：2011-02-21
Applicant: 瑞萨电子株式会社
IPC: G09G3/20
CPC classification number: G09G3/3688 , G09G3/3283 , G09G3/3291 , G09G2310/027
Abstract: 一种解码器及使用该解码器的显示装置的数据驱动器。具有：参照电压产生电路，输出分别属于彼此不重叠的第1、第2电压区间的第1及第2参照电压组；和解码器，输入第1及第2参照电压组，选择和输入数字信号对应的参照电压，解码器包括：接收第1参照电压组的第1子解码器；接收第2参照电压组的第2子解码器；和第3子解码器，接收通过第2子解码器选择的参照电压，并输出到第1子解码器或输出端子。第1子解码器包括向背栅提供第1电源电压的第1导电型的晶体管，第2子解码器包括向背栅提供第2电源电压的第1导电型的晶体管，第3子解码器包括向背栅提供第1电源电压的第1导电型的晶体管。
-
公开(公告)号：CN102006053A
公开(公告)日：2011-04-06
申请号：CN201010242071.4
申请日：2010-07-29
Applicant: 瑞萨电子株式会社
Inventor： 土弘
IPC: H03K19/0175 , H03K19/0185 , H03K17/16 , G09G3/20 , G09G3/36 , G09G3/30
CPC classification number: G09G3/20 , G09G2310/027 , G09G2310/0289 , H03K19/018521
Abstract: 一种电平移位电路及使用该电路的驱动器和显示装置，具有：第一电路，连接在供给第一电压的第一供电端子和电平移位电路的输出端子之间，导通时使输出端子为第一电压；第二电路，连接在输出端子和供给第二电压的第二供电端子之间，导通时使输出端子为第二电压；第三电路，输入了输出信号的反馈信号，当反馈信号表示输出端子是对应于第二电压的值，并且电平移位电路的输入信号是对应于第三电压的值时，使第一电路导通，当表示输出端子是对应于第一电压的值时，使第一电路不导通，第二电路在输入信号的倒相信号是对应于第三电压的值时导通，在倒相信号是对应于第四电压的值时不导通。其中，第二电压≤第四电压＜第三电压＜第一电压。
-
公开(公告)号：CN102347002B
公开(公告)日：2015-11-25
申请号：CN201110221243.4
申请日：2011-07-29
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3696 , G09G3/3688 , G09G2310/027 , G09G2310/0289 , G09G2330/021 , H03M1/66
Abstract: 提供一种数字模拟变换电路及显示驱动器，提供具有可抑制CMOS化的开关的个数、抑制未CMOS化的开关的栅极宽度增加、抑制面积增加、具有较大选择电压范围的解码器的数字模拟变换器、数据驱动器、显示装置。
-
公开(公告)号：CN102163399B
公开(公告)日：2015-03-11
申请号：CN201110041661.5
申请日：2011-02-18
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G2310/0291 , G09G2320/0252 , G09G2330/021
Abstract: 提供能应对高速动作并能抑制输出级的贯通电流的输出电路、数据驱动器及显示装置。包括差动放大级、输出放大级、放大加速电路、电容连接控制电路。输出放大级包括在输出端子和第1、第2电源之间连接且栅极与差动放大级的第1、第2输出连接的两个晶体管。放大加速电路包括连接在第1、第2输出和输出端子之间的两组开关和晶体管。电容连接控制电路包括：一端与输出端子连接的两个电容元件；连接在一个电容元件和第1电压供给端子之间的开关；连接在一个电容元件和差动放大级的第1差动对的输出对的一个输出之间的开关；连接在另一电容元件和第2电压供给端子之间的开关；连接在另一电容元件和第2差动对的输出对的一个输出之间的开关。
-
Patent Agency Ranking
公开(公告)号：CN102034420B
公开(公告)日：2014-12-10
申请号：CN201010508389.2
申请日：2010-10-08
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G3/3614 , G09G2310/027 , G09G2310/0291 , G09G2320/0223 , G09G2330/021
Abstract: 提供一种输出放大电路以及使用该电路的显示装置的数据驱动器，在能够校正输出偏置并能够高精度输出的放大器中，能够提高驱动速度，并能够削减消耗电力。具备：差动级(100)，向第1输入中输入基准电压(Vref)；第1输出级(110)，接收差动级(100)的输出；第2输出级120，输出连接到负载(90)；电容元件(C1)，一端连接在差动级(100)的第2输入(10)上；和连接控制电路(500、510、520)，控制第1、第2连接方式的切换。
-
公开(公告)号：CN101901803B
公开(公告)日：2014-08-20
申请号：CN201010167876.7
申请日：2010-04-22
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3291 , G09G2310/027
Abstract: 一种半导体装置及使用该装置的显示装置的数据驱动器，实现节省面积的解码器、及使用该解码器的节省面积(低成本)的数据驱动器。具有：晶体管(21～24)的排列；被配置在第1布线层(71)上，在所述排列的上方彼此分离并沿行方向延伸的多个基准电压信号线；和被配置在第2布线层(72)上，在所述排列的上方彼此分离并沿行方向延伸的多个基准电压信号线，在沿行方向、列方向相邻的晶体管的扩散层(56)上连接有彼此不同的布线层的基准电压信号线。
-
公开(公告)号：CN101320962B
公开(公告)日：2013-01-02
申请号：CN200810108483.1
申请日：2008-06-06
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: H03M1/662 , H03F1/083 , H03F3/45183 , H03F2203/45536 , H03F2203/45551 , H03F2203/45726 , H03M1/667
Abstract: 提供一种输出电压信号的实质驱动期间不因循环动作而缩短的数字模拟变换器、及具有该数字模拟变换器的驱动器。针对一个数据线的驱动，具有第1及第2串行DAC(110、210)和放大电路(10)，在第1数据期间内，第1串行DAC将在第1数据期间输入的第1数字信号变换为第1信号，第2串行DAC保持将在第1数据期间的前一个数据期间内输入的数字信号变换后的信号，放大电路将第2串行DAC保持的信号放大输出到数据线。在第1数据期间后的第2数据期间内，第2串行DAC将在第2数据期间内输入的第2数字信号变换为第2信号，第1串行DAC保持在第1数据期间内变换的上述第1信号，放大电路(10)将第1串行DAC保持的第1信号放大输出到数据线。
-
公开(公告)号：CN101226721B
公开(公告)日：2012-09-12
申请号：CN200710165723.7
申请日：2007-11-06
Applicant: 瑞萨电子株式会社
CPC classification number: G09G3/3688 , G09G3/2011 , G09G2310/027 , Y10T307/74 , Y10T307/747
Abstract: 本发明提供一种输出电路、使用该电路的数据驱动器、及显示装置，该输出电路对于具有三个以上的差动对的放大器，可以以较少的连接状态的切换来消除反转输入侧和非反转输入侧的失谐和差动对彼此的失谐，并且可节省面积，减少输出之间的电压偏差。上述输出电路具有：连接切换器(11)，从第1及第2端子输入第1及第2电压，包括重复地选择上述第1及第2电压并输出到各第1至第3中间端子，根据连接切换信号，切换上述第1及第2电压对上述第1至第3中间端子的分配；和计算器(12)，接受施加到上述第1至第3中间端子的电压，将执行规定计算而获得的电压输出到输出端子。
-
公开(公告)号：CN101174397B
公开(公告)日：2012-09-05
申请号：CN200710185185.8
申请日：2007-11-01
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: H03M1/742 , G09G3/3614 , G09G3/3688 , G09G2310/0291 , G09G2330/021
Abstract: 提供一种减少耗电、节省面积(低成本)的数据驱动器。该数据驱动器具有：正极参照电压生成电路(12)，输出正极参照电压；正极解码器(11)，接受来自正极参照电压生成电路的正极参照电压，选择输出和第1数字数据对应的至少一个正极参照电压；正极放大器(10)，具有接受由正极解码器选择的参照电压的第1差动部，将电压放大输出到第1放大器输出端；负极参照电极生成电路(22)，输出负极参照电压；负极解码器(21)，接受来自负极参照电压生成电路的负极参照电压，选择输出和第2数字数据对应的至少一个负极参照电压；负极放大器(20)，具有接受由负极解码器选择的参照电压的第2差动部，将电压放大输出到第2放大器输出端；以及输出开关电路(30)，通过控制信号将上述第1及第2放大器输出端直线连接或者交叉连接到第1、第2驱动器输出端子，上述数据驱动器除了高位电压源(VDD2)及低位电压源(VSS)外，还具有中位电压源，正极放大器(10)除了差动部(10A)外被提供高位电压源(VDD2)及中位电压源(VDD1)，向差动部(10A)提供高位电压源(VDD2)及低位电压源(VSS)，负极放大器(20)除了差动部(20A)外被提供中位电压源(VDD1)及低位电压源(VSS)，向差动部提供高位电压源(VDD2)及低位电压源(VSS)。
-
-
-
-
-
-
-
-
-
Search Results
107
records
(took 0.041 seconds)
