-
公开(公告)号：CN103841074A
公开(公告)日：2014-06-04
申请号：CN201410067965.2
申请日：2014-02-27
Applicant: 北京信息科技大学
Inventor： 徐湛
IPC: H04L27/26
Abstract: 本发明涉及一种基于FPGA并行处理的超宽带接收机同步方法，其步骤为：1）在超宽带接收机帧同步模块内设置一比特量化模块、并行滑动相关模块和判决数据输出模块；接收端采用零中频方法，通过两路ADC转换器将接收到的模拟信号数字化后，进入FPGA通过高速串并转换模块进行1分4的串并转换；2）并行数字信号进入接收机内的一比特量化模块进行一比特量化；3）经一比特量化处理后的数字信号进入并行滑动相关模块实现数字信号滑动相关；4）判决数据输出模块对滑动相关后的数据求平方和后进行最大值搜寻，出现相关峰时完成同步。本发明能解决超宽带信号的高基带采样率在FPGA中处理速度受限的问题，可广泛在通信技术领域中应用。
Search Results
61
records
(took 0.018 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
