-
-
公开(公告)号：CN1198399C
公开(公告)日：2005-04-20
申请号：CN99816002.4
申请日：1999-12-30
Applicant: 三星电子株式会社
IPC: H03M13/00
CPC classification number: H04L1/0069 , H03M13/03 , H04L1/0041
Abstract: 一种数字系统中的卷积编码设备和方法。依照本发明的优选实施例，一个卷积编码设备具有一个卷积编码器和一个穿孔器。该卷积编码器产生第一、第二、和第三个编码符号的子组，这些编码符号用于使用包括g0(x)＝1+x2+x3+x5+x6+x7+x8、g1(x)＝1+x+x3+x4+x7+x8、和g2(x)＝1+x+x2+x5+x8的发生器多项式的输入位；用于输入输入位以产生用于三个连续的输入位的三个子组的一符号组；以及用于产生一符号组流。一个符号穿孔器，用于对自卷积编码器产生的每个符号组的三个子组中的一个子组的第一个符号进行穿孔。
-
公开(公告)号：CN1593016A
公开(公告)日：2005-03-09
申请号：CN01816947.3
申请日：2001-10-05
Applicant: 三星电子株式会社
IPC: H04B1/69
CPC classification number: H03M13/2957 , H03M13/09 , H04B1/707 , H04L1/0046 , H04L1/005 , H04L1/0061 , H04L1/0064
Abstract: 本发明涉及一种装置和方法，其用于检测移动通信系统的turbo解码器中的数据速率。当速率选择器从多个数据速率中选择一个数据速率时，turbo解码器使用选定的数据速率在预定重复限定次数内重复解码输入数据帧，并输出解码数据。CRC检测器对解码数据执行CRC校验，并输出CRC校验结果，解码状态测量器根据解码数据测量解码质量，并输出解码状态信息。然后，控制器将重复限定次数设定为预定最小值，根据解码状态信息控制重复限定次数，控制速率选择器，并根据CRC校验结果确定输入数据的数据速率。
-
-
公开(公告)号：CN1165112C
公开(公告)日：2004-09-01
申请号：CN00809917.0
申请日：2000-07-13
Applicant: 三星电子株式会社
IPC: H03M13/27
CPC classification number: H03M13/2764 , H03M13/271
Abstract: 一种地址生成装置，用于对按B行和F列存储在交错器存储器中的数据进行编址，其中F不是正整数k的2k。一个行计数器响应B个时钟脉冲，当行计数器计数到B-1时输出进位信号，当输出第一行地址时输出0值，输出偏移值F与行计数器以前的输出值相加的值，并当输出进位信号时，产生计数器复位信号。B是行数。列计数器响应进位信号，以增量1增加计数值。一个映射器按照预定的排列规则，排列该列计数器的输出。一个加法器用行计数器的输出作为读地址的最高有效位(MSB)，用映射器的输出作为读地址的最低有效位(LSB)来产生读地址。
-
Patent Agency Ranking
-
公开(公告)号：CN1138346C
公开(公告)日：2004-02-11
申请号：CN99815196.3
申请日：1999-12-30
Applicant: 三星电子株式会社
IPC: H03M7/00
Abstract: 一种迭代解码器和迭代解码方法。在迭代解码器中，第一加法器具有用于接收信息码元的第一端口和第二端口；第一分支解码器与第一加法器相连，用于接收第一奇偶检验码元，并采用第一奇偶检验码元和第一加法器的输出信号对信息码元进行解码；第一减法器具有用于接收第一分支解码器的输出的第三端口，以及第四端口；交织器与第二加法器的输出相连，用于对从第一分支解码器接收到的解码后的信息码元进行交织；第二分支解码器接收交织器的输出和第二奇偶检验码元，并采用接收到的信号对交织器输出的信息码元进行解码；解交织器对第二分支解码器的输出进行解交织；第三加法器具有用于接收解交织器的输出的第五端口和用于接收第二加法器的反转后的输出的第六端口，第三加法器的输出端与第二端口相连，反转输出端与第四端口相连；硬判定装置将从第一分支解码器接收到的解码后的码元转换为二进制信息比特；错误检测器检验从硬判定装置接收到的二进制信息比特中的错误，并且在没有检测到错误时生成无错误信号；以及输出缓冲器对从硬判定装置接收到的二进制信息比特进行存储，并且，对应于无错误信号，输出存储的二进制信息比特。
-
公开(公告)号：CN1440593A
公开(公告)日：2003-09-03
申请号：CN01812161.6
申请日：2001-05-25
Applicant: 三星电子株式会社
IPC: H04B1/76
CPC classification number: H04J13/0044 , H04B1/707 , H04B2201/70701 , H04B2201/70703
Abstract: 本发明提供了发送分集系统。在支持不同天线发送分集方案的MS进入4－天线发送分集UTRAN的服务区的情况下，无需对MS加以修改，UTRAN就可以把导频信号和公用数据信号发送到MS。因此，在UTRAN的天线之间分配功率，提高了系统容量。
-
公开(公告)号：CN1381115A
公开(公告)日：2002-11-20
申请号：CN01801375.9
申请日：2001-05-22
Applicant: 三星电子株式会社
IPC: H04L1/00
CPC classification number: H04L1/1845 , H04L1/005 , H04L1/0066 , H04L1/0069 , H04L1/1819
Abstract: 公开了一种在HARQ发送系统的发送器中,向接收器发送信息位序列和奇偶校验位序列的设备。涡式编码器接收L个输入信息位的序列,和生成L个信息位序列和有关信息位的L个奇偶校验位的M个序列,其中M依发送编码率而定。冗余码选择器在初始发送期间把信息位序列包括在初始数据块中,和每当从接收器接收到重新发送请求时,把奇偶校验位的每个序列提供的奇偶校验位当中的未发送奇偶校验位均匀地包括在重新发送数据块中。
-
公开(公告)号：CN1327653A
公开(公告)日：2001-12-19
申请号：CN00802185.6
申请日：2000-10-05
Applicant: 三星电子株式会社
CPC classification number: H04L1/0054 , H03M13/2957 , H03M13/4107 , H03M13/4146 , H03M13/4184 , H03M13/6583 , H04L1/0052
Abstract: 这里提供一种解码器和一种解码方法,用于在移动通信系统中将经过使用递归系统卷积码(RSC)调制的数据解码。在所述解码器中,一个分支量度计算电路(BMC)计算与多个输入符号相关联的分支量度(BM)。一个增加－比较－选择电路(ACS)接收BM和前面的路径量度(PM),并且在第一个时间瞬间产生多个路径选择位和包含该多个路径选择位和可靠性信息的LLR(最大似然率)数据。一个最大似然(ML)状态搜索器在一个行和列的阵列中具有多个信元,这些行和列依照编码器的格构相互连接,每一行的信元具有一个处理时间Ds,用于输出与代表响应路径选择位的ML路径的ML状态值相同的最后一列的信元的值。一个延迟器将接收自ACS的LLR数据延迟时间Ds。一个LLR更新电路在行和列的阵列中具有多个依照解码器的格构连接的处理单元(PE),每一行中的PE具有一个处理时间DL,用于在一个时间瞬间(第一个时间瞬间,大约Ds+DL),响应于接收自延迟器的延迟的LLR,从PE产生更新的LLR值。一个选择器基于ML状态值选择更新过的LLR值中的一个。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.025 seconds)
