-
公开(公告)号：CN105429634B
公开(公告)日：2018-02-23
申请号：CN201510591702.6
申请日：2015-09-16
Applicant: 北京京东方能源科技有限公司 , 京东方科技集团股份有限公司
CPC classification number: H03L7/08
Abstract: 本发明提供了一种单相锁相控制方法和装置，该装置包括：第一FIR滤波器、第二FIR滤波器和PAKR变换器；其中，所述第一FIR滤波器和所述第二FIR滤波器均用于对采集到的电网电压信号进行FIR滤波并将所得到的滤波信号输入到所述派克变换器，其中所述第一FIR滤波器得到的滤波信号Vα与所述第二FIR滤波器得到的滤波信号Vβ构成αβ坐标系下的一组虚拟两相信号；所述派克变换器用于对滤波信号Vα和滤波信号Vβ进行派克变换得到dq坐标系下的一组两相信号Vd和Vq。本发明提供的单相锁相控制装置中，使用FIR滤波器产生构造虚拟两相，这样在完成构造虚拟两相的同时，还对原始信号进行了滤波处理，避免噪声影响对电网基波分量的追踪。
-
公开(公告)号：CN102636189B
公开(公告)日：2017-06-09
申请号：CN201210026169.5
申请日：2012-02-07
Applicant: 罗伯特·博世有限公司
CPC classification number: G01D5/2448 , H03L7/08 , H03L2207/50 , H03M1/06
Abstract: 本发明涉及一种具有模拟数字转换器（140）的测量信号校正装置（100），该模拟数字转换器（140）被构造用于在使用参考频率信号（130）的情况下将借助接口读入的模拟测量信号（155）转换为数字测量信号（167，v[n]）。此外，测量信号校正装置（100）还包括校正因子提供单元（160），用于提供基于参考频率信号（130）确定的校正因子（165）。此外，测量信号校正装置（100）还包括测量信号校正单元（170），其被构造用于将数字测量信号（167，v[n]）与校正因子（165）相乘，以得到经校正的测量信号（180）。
-
公开(公告)号：CN106027038A
公开(公告)日：2016-10-12
申请号：CN201610317682.8
申请日：2016-05-13
Applicant: 电子科技大学
IPC: H03L7/08
CPC classification number: H03L7/08 , H03L7/0802
Abstract: 本发明公开了一种基于延时信号消除法的三相锁相环技术，通过在传统三相锁相环中插入级联延时信号消除器并设计合理的延迟因子，实现电网电压谐波的滤除以及电网电压畸变对锁相产生的影响，同时，通过引入两个比例放大环节以克服由延时信号消除器产生的幅值和相位误差的问题。本发明的锁相算法能够完全滤除电网电压中的谐波成分，增强了锁相环的鲁棒性，实现了对电网电压幅值、频率和相位的精准快速检测和提取，保证了分布式发电系统并网的可靠性。
-
公开(公告)号：CN102801487B
公开(公告)日：2016-10-05
申请号：CN201210166876.4
申请日：2012-05-25
Applicant: 特拉博斯股份有限公司
IPC: H04J3/06
CPC classification number: H04J3/0664 , H03L7/08
Abstract: 本发明公开了一种用于控制频率同步的方法和设备。一种用于控制频率同步的设备，包括：处理器（101），该处理器（101）用于基于接收到的定时消息来控制频率控制时钟信号，以在频率控制时钟信号与基准时钟信号之间实现频率锁定。为了找出已经经历了类似的传输延迟并且从而适用于频率控制的这样的定时消息的目的，处理器被配置成：基于定时消息来控制相位控制时钟信号，以在相位控制时钟信号与基准时钟信号之间实现相位锁定，并且基于与该相位控制相关的相位误差指示符来选择要用于频率控制的定时消息。因此，相位控制时钟信号是用于执行频率控制的辅助时钟信号。
-
公开(公告)号：CN105978489A
公开(公告)日：2016-09-28
申请号：CN201610406896.2
申请日：2016-06-07
Applicant: 成都卡诺源科技有限公司
Inventor： 汤福琼
Abstract: 本发明公开了一种基于锁相环电路的频率合成型低噪音倍频器，其特征在于，主要由处理芯片U，与处理芯片U相连接的锁相环电路，分别与处理芯片U和锁相环电路相连接的谐波消除电路，一端与处理芯片U的VDD管脚相连接、另一端则接5V电源的电阻R5，一端与处理芯片U的VSS管脚相连接、另一端接电源的电阻R6，正极与处理芯片U的RC管脚相连接、负极经电阻R8后与处理芯片U的R管脚相连接的电容C3等组成。本发明可以对信号的相位进行处理，使信号的相位更加稳定，避免信号在转换过程中出现相位失锁现像，极大的提高了信号的稳定性。本发明可以对信号的频率进行处理，极大的提高了信号的分辨率，从而使信号更加容易识别。
-
公开(公告)号：CN105978488A
公开(公告)日：2016-09-28
申请号：CN201610397805.3
申请日：2016-06-07
Applicant: 成都卡诺源科技有限公司
Inventor： 汤福琼
Abstract: 本发明公开了一种基于锁相环电路的低噪音倍频器，其特征在于，主要由处理芯片U，与处理芯片U相连接的锁相环电路，分别与处理芯片U和锁相环电路相连接的谐波消除电路，一端与处理芯片U的VDD管脚相连接、另一端则接5V电源的电阻R5，一端与处理芯片U的VSS管脚相连接、另一端接电源的电阻R6，正极与处理芯片U的RC管脚相连接、负极经电阻R8后与处理芯片U的R管脚相连接的电容C3，一端与处理芯片U的C管脚相连接、另一端则与电容C3的负极相连接的电阻R7等组成。本发明可以对信号的相位进行处理，使信号的相位更加稳定，避免信号在转换过程中出现相位失锁现像，极大的提高了信号的稳定性。
-
公开(公告)号：CN105720601A
公开(公告)日：2016-06-29
申请号：CN201610037114.2
申请日：2016-01-20
Applicant: 重庆大学
Abstract: 本发明提供的一种用于电网同步的基于隐式PI的数字锁相环系统，包括鉴相器、环路滤波器以及压控振荡器，其中：所述鉴相器为：所述环路滤波器为：(2)；所述压控振荡器为：θ＝∫ωdt(3)；其中，kp和ki为控制系数，和Δω分别为估计的和真实的角频率偏差，不仅能够适用于信号的小扰动后的静态稳定分析，而且能够适用于信号的大扰动后的暂态稳定分析，能有效应对电网电压相角、频率的扰动，能够精确控制并网逆变器以及并网逆变器的灵活运行，确保电力系统的安全与稳定。
-
公开(公告)号：CN103181137B
公开(公告)日：2016-06-29
申请号：CN201180052271.6
申请日：2011-09-20
Applicant: 日本电气株式会社
Inventor： 佐佐木英作
CPC classification number: H03L7/08 , H03L7/0807 , H03L7/091 , H04L27/0014 , H04L27/38 , H04L2027/0067
Abstract: 一种PLL电路，用于从相位或幅度的变化依据信噪功率比而改变的解调信号中提取相位误差信息，并用于提供负反馈控制，从而抑制解调信号的相位误差，所述PLL电路包括：相位误差检测器，用于产生与所述相位误差的值相对应的相位误差信号，作为相位误差信息；限制器电路，用于将相位误差信号的表示范围限制为恒定值或更小，以产生受限相位误差信号；以及环路滤波器，用于基于受限相位误差信号来产生控制信号，以确定频率特性。
-
公开(公告)号：CN103460294B
公开(公告)日：2016-05-25
申请号：CN201280016528.7
申请日：2012-03-08
Applicant: 美光科技公司
CPC classification number: H03L7/0812 , G11C7/222 , H03K5/14 , H03L7/08 , H03L7/0816
Abstract: 本发明描述测量初始化电路。可通过两个停止信号中的任一者来停止开始信号穿过可变延迟线的传播。一个停止信号对应于参考时钟信号的上升沿。第二停止信号对应于所述参考时钟信号的下降沿。响应于所述第一停止信号及所述第二停止信号中的最先到达者而停止所述开始信号传播。因此，在一些实例中，可响应于所述参考时钟信号的上升或下降沿而停止穿过可变延迟线的开始信号传播。
-
公开(公告)号：CN105450219A
公开(公告)日：2016-03-30
申请号：CN201510821900.7
申请日：2015-11-24
Applicant: 王晓伟
Inventor： 王晓伟
Abstract: 本发明的进行IPPS信号控制的方法，步骤包括：卫星IPPS信号和本地IPPS信号输入鉴相器；鉴相器输出的相位差值经过浮点DSP数据类型转换为浮点型；在matlab对二阶数字滤波建模，用VHDL语言在基于FPGA的二阶数字滤波器中实现系数可调的滤波器结构，对浮点型相位差值进行平滑滤波计算；通过浮点DSP对二阶数字滤波器的输出值经过浮点DSP数据类型转换为整型；浮点DSP将整型数据输出给数字压控振荡器；压控振荡器根据输入的数据调整IPPS的输出相位；压控振荡器输出地IPPS信号作为输入信号，反馈回鉴相器。
