-
公开(公告)号：CN103843251A
公开(公告)日：2014-06-04
申请号：CN201280047567.3
申请日：2012-07-27
Applicant: 夏普株式会社
IPC: H03K19/0185
CPC classification number: H03K3/013 , H03K3/356 , H03K3/356069 , H03K19/0013 , H03K19/018507
Abstract: 本发明提供了一种基于噪声的误动作的可能性低，并能低功率动作的电平移位电路。电平移位电路（1）具备：分别将与输入信号Sin同相及反相的信号作为栅极输入的第1及第2MOSFET（12a、12b）；一端与移位电平电源端相连接，另一端分别与第1及第2MOSFET的各漏极相连接的第1及第2电阻元件（13a、13b），所述移位电平电源端供给电平移位后的输出信号的高电平侧的输出电压；1对差分输入端分别连接到第1及第2MOSFET的各漏极的比较器（14）；以及与输入信号的信号电平的上升及下降分别同步来控制经由第1电阻元件流过第1MOSFET的第1电流的电流量和经由第2电阻元件流过第2MOSFET的第2电流的电流量的电流控制电路（16）。
-
公开(公告)号：CN103807193A
公开(公告)日：2014-05-21
申请号：CN201210438460.3
申请日：2012-11-06
Applicant: 台达电子工业股份有限公司
Abstract: 本发明公开了一种信号产生电路，适用于产生一风扇驱动信号。信号产生电路包括调相电路、直接数字频率合成器、第一运算电路、驱动信号产生器以及第二运算电路。调相电路接收一霍尔信号，并且调整霍尔信号的相位，以产生一同步信号。直接数字频率合成器根据同步信号产生一调制信号。第一运算电路接收一负载电流，并且根据负载电流产生一受调制信号。驱动信号产生器根据同步信号产生一原始驱动信号。第二运算电路根据调制信号与受调制信号产生一控制信号。原始驱动信号根据控制信号选择性被输出作为风扇驱动信号。
-
公开(公告)号：CN103681851A
公开(公告)日：2014-03-26
申请号：CN201310049194.X
申请日：2013-02-07
Applicant: 株式会社东芝
Inventor： 斎藤涉
CPC classification number: H03K3/012 , H01L27/088 , H01L29/0634 , H01L29/0878 , H01L29/1095 , H01L29/407 , H01L29/42368 , H01L29/7397 , H01L29/7813 , H01L29/788 , H03K3/013
Abstract: 本发明提供低损耗、低噪声、低导通电阻的电力半导体元件。根据实施方式，提供具备层叠体、栅电极以及第一～第三电极的电力半导体元件。层叠体包括第一～第五半导体层。第二半导体层设置在第一半导体层之上。第三半导体层在第二半导体层上设置为多个，在与第一半导体层和第二半导体层之间的层叠方向垂直的第一方向上排列。第四半导体层设置在第二半导体层之上。第五半导体层与第二半导体层分离而设置在第四半导体层。栅电极在层叠体上设置为多个。第一电极设置在多个栅电极之下。第二电极与第一半导体层导通。第三电极与第五半导体层导通。多个第一电极中的任意个第一电极与栅电极导通。多个第一电极中的其他的任意个第一电极与第三电极导通。
-
公开(公告)号：CN103517625A
公开(公告)日：2014-01-15
申请号：CN201310238021.2
申请日：2013-06-17
Applicant: 三星电子株式会社
Inventor： 具滋军
IPC: H05K9/00
CPC classification number: H03K3/013 , G06F1/16 , G06F1/185 , G06F13/409 , G11C5/04
Abstract: 一种存储器设备，包括电路板、具有布置在电路板上的多个存储器芯片的存储器部分、提供电子设备和布置在电路板第一侧的多个存储器芯片之间的接口的端子，以及连接部分，所述连接部分连接电子设备的固定单元以将存储器设备固定至电子设备，所述连接部分布置在电路板的第二侧以便面对端子。
-
公开(公告)号：CN103227625A
公开(公告)日：2013-07-31
申请号：CN201310027527.9
申请日：2013-01-24
Applicant: 株式会社电装
Inventor： 山本晓德
IPC: H03K17/16
CPC classification number: H03K3/013 , H03K5/1515
Abstract: 本发明公开了一种空载时间产生电路以及负载驱动装置，所述空载时间产生电路（3、41、52）包括作为单独的电路的高侧控制信号产生电路（7）和低侧控制信号产生电路（8）。在控制信号从第二电平转变到第一电平之后所述控制信号保持所述第一电平的状态下过去了对应于第一时钟数的时间时，所述高侧控制信号产生电路（7）将高侧控制信号的电平从驱动禁止电平反转至驱动允许电平。在所述控制信号从所述第一电平转变到所述第二电平之后所述控制信号保持所述第二电平的状态下过去了对应于第二时钟数的时间时，所述低侧控制信号产生电路（8）将低侧控制信号的电平从所述驱动禁止电平反转至所述驱动允许电平。
-
公开(公告)号：CN101409540A
公开(公告)日：2009-04-15
申请号：CN200810169284.1
申请日：2008-10-10
Inventor： 近藤英雄
CPC classification number: H03K3/0315 , H03K3/013
Abstract: 本发明提供一种半导体集成电路，从随机数生成电路(10)输出的随机数数据，存储于频率可变数据寄存器(12)中。存储于频率可变数据寄存器(12)中的数据，被从随机数生成电路(10)顺次生成的随机数更新。振荡电路(13)是产生时钟的电路，时钟通过未图示的工作时钟生成电路而作为工作时钟提供给内部电路(14)。振荡电路(13)的时钟的频率，根据存储在频率可变数据寄存器(12)中的随机数数据而被可变地控制。并且，设置有频率可变幅度控制寄存器(15)，其存储对根据存储在频率可变数据寄存器(12)中的随机数数据而被可变控制的频率的幅度进行控制的控制数据。由此，降低由振荡电路产生的工作时钟所引起的不需要的电磁辐射噪声。
-
公开(公告)号：CN1645741A
公开(公告)日：2005-07-27
申请号：CN200510006214.0
申请日：2005-01-21
Applicant: 松下电器产业株式会社
IPC: H03C1/54
CPC classification number: H03K3/2823 , H03F1/3211 , H03F1/3276 , H03F2200/372 , H03K3/013
Abstract: 提供一种低噪声差动偏置电路，该电路获得极佳的噪声特性，同时确保极佳的失真特性。晶体管(Q11)的集电极通过电阻器(R15)连接至电源点(Vcc)。晶体管(Q11)的基极通过串联连接的电阻器(R13，R11)连接至晶体管(Q1)的基极。电阻器(R11，R13)之间的连接点连接至晶体管(Q11)的集电极。晶体管(Q12)的集电极通过电阻器(R16)在连接点(A)连接至电源点。晶体管Q12的基极通过串联连接的电阻器(R14，R12)连接至晶体管(Q2)的基极。电阻器(R12，R14)之间的连接点连接至晶体管(Q12)的集电极。通过该配置，连接点A处进行高频接地。
-
公开(公告)号：CN1447521A
公开(公告)日：2003-10-08
申请号：CN03128641.0
申请日：2003-03-27
Applicant: 恩益禧电子股份有限公司
Inventor： 松下留美
CPC classification number: H03K3/0307 , H03K3/013
Abstract: 由反馈倒相器INV1和反馈电阻R2组成的振荡部分110，和包括施密特电路S1的波形整形部分120，该施密特电路的晶体管P3和N3分别接收作为栅控信号的由稳定振荡信号A1和逻辑元件AND1、OR1和INV3分别产生的信号Gp3和Gn3，以及通过由电阻R1和电容器C1组成的低通滤波器111进行向波形整形部分120的电源供给并向波形整形部分120提供作为高电势电源VDDX的高电势电源VDD。
-
公开(公告)号：CN1113451C
公开(公告)日：2003-07-02
申请号：CN98802019.X
申请日：1998-08-19
Applicant: 皇家菲利浦电子有限公司
Inventor： H·G·范维南达尔
CPC classification number: H03K3/0231 , H03B5/1215 , H03B5/1231 , H03B5/1243 , H03B2200/004 , H03B2200/0098 , H03B2201/0208 , H03B2202/082 , H03K3/013
Abstract: 一种振荡器，由一个谐振器(RES)通过耦合通路(COP)耦合至放大器(AMP)组成。为抑制由该耦合通路(COP)中的寄生谐振引起的不希望的振荡，该耦合通路(COP)中包括一个电阻(RS)。为进一步改善噪声表现，该耦合通路(COP)中可包括一个串联电容。该串联电容将有效地扩大该振荡器调谐的频率范围。
-
公开(公告)号：CN109167588A
公开(公告)日：2019-01-08
申请号：CN201810759877.7
申请日：2018-07-11
Applicant: 武汉市聚芯微电子有限责任公司
Inventor： 卢杰
Abstract: 本发明实施例提供一种全差分Class D钳位恢复电路，通过两个clk上升沿之间pwm信号是否变高以及两个clk下降沿之间pwm信号是否变低，作为系统是否进入Clipping状态的判断依据，能够避免由于环路中比较器Comp自身的延时造成Clipping状态的误触发，使系统进入和退出Clipping状态更加平滑；在Clipping状态时通过将环路中第二个积分器的两个输出分别钳位到略高于三角波峰值和略低于三角波谷值的参考电压上，使得系统在Clipping状态时不会发生次谐波振荡的现象。
