公开(公告)号：CN100461414C

公开(公告)日：2009-02-11

申请号：CN200510073840.1

申请日：2005-05-24

Applicant: 株式会社瑞萨科技

Inventor： 石塚典南 ,  田中顺 ,  岩崎富生 ,  太田裕之

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/823481 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/02203 ,  H01L21/3124 ,  H01L21/31662 ,  H01L29/7833

Abstract: 提供一种半导体器件及其制造方法，抑制半导体器件的栅电极端部的衬底中产生的位错。具有在半导体衬底的主表面上形成的多个元件形成区，位于上述元件形成区之间且嵌入有上述元件隔离绝缘膜的元件隔离沟槽，在上述元件形成区形成的栅绝缘膜和上述栅电极和上述栅电极的上方形成的多个布线层；上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜内部含有多个微细孔隙，比上述热氧化膜孔隙更多地形成上述元件隔离绝缘膜。

公开(公告)号：CN1625810A

公开(公告)日：2005-06-08

申请号：CN03803048.9

申请日：2003-02-05

Applicant: 株式会社瑞萨科技

Inventor： 岩崎富生 ,  石塚典男 ,  三浦英生

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6659 ,  H01L21/26513 ,  H01L29/4925 ,  H01L29/4983 ,  H01L29/7833

Abstract: 本发明的目的在于提供可靠性高、成品率高的半导体装置。本发明的半导体装置具备硅衬底、在上述硅衬底主表面侧形成的栅绝缘膜、层叠在上述栅绝缘膜上形成的栅电极，以及含有砷和磷的扩散层，其中，砷的最高浓度部分的浓度和磷的最高浓度部分的浓度都在大于等于1026原子/m3、小于等于1027原子/m3的范围内，且使得磷的最高浓度部分从上述硅衬底表面向下的深度小于等于砷的最高浓度部分的深度。

公开(公告)号：CN1574338A

公开(公告)日：2005-02-02

申请号：CN200410061683.8

申请日：2004-06-24

Applicant: 株式会社瑞萨科技

Inventor： 田中直敬 ,  岩崎富生 ,  三浦英生 ,  中岛靖之 ,  松泽朝夫

IPC: H01L23/52 ,  H01L23/48 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/563 ,  H01L23/3128 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/78 ,  H01L24/85 ,  H01L25/0657 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/1134 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/4807 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48453 ,  H01L2224/48465 ,  H01L2224/4851 ,  H01L2224/48624 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/85045 ,  H01L2224/85205 ,  H01L2225/06558 ,  H01L2225/06568 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01105 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/20105 ,  H01L2924/20106 ,  H01L2924/20107 ,  H01L2924/20303 ,  H01L2924/20304 ,  H01L2924/20305 ,  H01L2924/20751 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00011 ,  H01L2924/00015

Abstract: 一种半导体器件，对于Cu布线/Low－k材料的叠层布线结构LSI，可降低对键合焊盘的损伤，确立可与现有的铝布线的LSI同样使用的窄间距焊丝键合技术。在由Cu布线/Low－k绝缘膜材料形成多层叠层布线的半导体元件中，通过全部由Cu布线层形成，直至最上层的帽盖布线，在由Cu层形成的键合焊盘部中，在其上层形成Ti(钛)膜或(钨)膜等的高熔点的中间金属层，在其上层再形成铝合金层的键合焊盘结构来实现所述技术。

公开(公告)号：CN101419958A

公开(公告)日：2009-04-29

申请号：CN200810169088.4

申请日：2008-10-20

Applicant: 株式会社瑞萨科技

Inventor： 大仓康孝 ,  岩崎富生 ,  寺崎健

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/48 ,  H01L21/50

CPC classification number: H01L23/49582 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/78301 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/01049 ,  H01L2924/01005

Abstract: 本发明提供一种半导体器件及其制造方法。提供可以防止在半导体器件的引线的表面形成的镀膜上发生的晶须的技术。特别提供在以锡为主材料且不含有铅的镀膜中可以防止发生晶须的技术。在形成于引线表面上的镀膜中，以构成镀膜的锡的面方位中的、特定的面方位与引线的表面平行的方式形成镀膜。具体而言，以锡的(001)面与与引线的表面平行的方式构成镀膜。由此，可以使构成镀膜的锡的线膨胀系数小于构成引线的铜的线膨胀系数。

公开(公告)号：CN1716589A

公开(公告)日：2006-01-04

申请号：CN200510078018.4

申请日：2005-06-10

Applicant: 株式会社瑞萨科技

Inventor： 岛津博美 ,  岩崎富生 ,  太田裕之 ,  石川宪輔 ,  井上修 ,  大岛隆文

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L23/53295 ,  H01L21/76807 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体器件，可以抑制在以铜为主要构成材料的布线结构中因应力迁移而引起的空隙产生且可靠性高。在半导体衬底上的绝缘膜上形成的多层布线结构中，布线结构为：以与以铜为主要构成材料构成的第一布线的上表面相接的方式，从下依次至少层叠阻挡性高且具有压缩应力的第一绝缘膜、具有拉伸应力的第二绝缘膜、比上述第一绝缘膜和上述第二绝缘膜介电常数低的第三绝缘膜，设置通孔以便贯通上述第一绝缘膜、第二绝缘膜及第三绝缘膜并与上述第一布线连接。

公开(公告)号：CN100373609C

公开(公告)日：2008-03-05

申请号：CN200410029741.9

申请日：2004-03-24

Applicant: 株式会社瑞萨科技

Inventor： 野口纯司 ,  大岛隆文 ,  三浦典子 ,  石川宪辅 ,  岩崎富生 ,  胜山清美 ,  斋藤达之 ,  田丸刚 ,  山口日出

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76811 ,  H01L21/314 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76822 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，目的是提高包含以铜作为主要成分的主导体膜的埋入布线的可靠性。在包含作为下层布线的布线(20)的上表面的绝缘膜(16)上，形成由铜的阻挡性优良的碳氮化硅膜组成的绝缘膜(21)，在绝缘膜(21)上形成由与低介电常数材料膜的粘合性优良的碳化硅膜组成的绝缘膜(22)，在绝缘膜(22)上，形成由低介电常数材料组成的绝缘膜(23)作为层间绝缘膜，之后，形成作为上层布线的布线(34)。使用绝缘膜(21)和绝缘膜(22)的层叠膜作为铜布线的阻挡绝缘膜，并将下层一侧的绝缘膜(21)做成高阻挡性的膜，将上层一侧的绝缘膜(22)做成高粘合性的膜。

公开(公告)号：CN1954428A

公开(公告)日：2007-04-25

申请号：CN200580015301.0

申请日：2005-05-09

Applicant: 株式会社瑞萨科技

Inventor： 松井裕一 ,  松崎望 ,  高浦则克 ,  山本直树 ,  松冈秀行 ,  岩崎富生

IPC: H01L27/10 ,  H01L45/00

CPC classification number: H01L45/06 ,  H01L27/2436 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1675

Abstract: 硫属化物材料与高熔点金属或硅氧化物膜的接合性差，因此具有在相变存储器的制造工序中容易剥离的问题。另外，硫属化物材料热稳定性差，因此具有在相变存储器的制造工序中容易升华的问题。在硫属化物材料层的上部和下部形成导电性或绝缘性的接合层，使剥离强度提高。另外，在硫属化物材料层的侧壁形成由氮化膜构成的保护膜来抑制升华。

公开(公告)号：CN1536660A

公开(公告)日：2004-10-13

申请号：CN200410029741.9

申请日：2004-03-24

Applicant: 株式会社瑞萨科技

Inventor： 野口纯司 ,  大岛隆文 ,  三浦典子 ,  石川宪辅 ,  岩崎富生 ,  胜山清美 ,  斋藤达之 ,  田丸刚 ,  山口日出

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76811 ,  H01L21/314 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76822 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，目的是提高包含以铜作为主要成分的主导体膜的埋入布线的可靠性。在包含作为下层布线的布线(20)的上表面的绝缘膜(16)上，形成由铜的阻挡性优良的碳氮化硅膜组成的绝缘膜(21)，在绝缘膜(21)上形成由与低介电常数材料膜的粘合性优良的碳化硅膜组成的绝缘膜(22)，在绝缘膜(22)上，形成由低介电常数材料组成的绝缘膜(23)作为层间绝缘膜，之后，形成作为上层布线的布线(34)。使用绝缘膜(21)和绝缘膜(22)的层叠膜作为铜布线的阻挡绝缘膜，并将下层一侧的绝缘膜(21)做成高阻挡性的膜，将上层一侧的绝缘膜(22)做成高粘合性的膜。