公开(公告)号：CN1136660C

公开(公告)日：2004-01-28

申请号：CN00800928.7

申请日：2000-05-20

Applicant: 三星电子株式会社

Inventor： 金炳朝 ,  金潣龟 ,  李永焕 ,  金世亨

IPC: H03M13/00

CPC classification number: H03M13/2771 ,  H03M13/23 ,  H03M13/2703 ,  H03M13/271 ,  H03M13/2742 ,  H03M13/2764

Abstract: 公开了一种串行链接卷积码(SCCC)编码器及用于该编码器中的交错器和交错方法。该交错器具有带m行组和n列组的存储器，和该存储器在各个组中存储串行输入码元。该交错器随机选择m个行组之一，然后随机选择在所选行中的位置之一，最后输出存储在所选行中的所选位置上的码元，以便产生交错码元。该SCCC编码器包括用于编码来自交错器的交错码元的分编码器。该分编码器具有被编码的码的有效自由距离。当串行输入码元的数量是k时，选择存储器中的m行组和n列组，使得m×n≥k，并且m大于有效自由距离。

公开(公告)号：CN1354918A

公开(公告)日：2002-06-19

申请号：CN99815036.3

申请日：1999-12-27

Applicant: 三星电子株式会社

Inventor： 金潣龟 ,  金炳朝 ,  李永焕

IPC: H04B1/707

CPC classification number: H04L1/0066 ,  H03M13/271 ,  H03M13/2764 ,  H03M13/2771 ,  H03M13/2789 ,  H04L1/005 ,  H04L1/0071

Abstract: 一种交织方法,包括:按照顺序地址将输入数据存储在存储器中;提供通过将预定值与输入数据的大小相加而确定的虚拟地址,从而满足部分比特反排序交织规则;按照交织规则,将虚拟地址与交织后的地址进行匹配;以及采用交织后的地址中除与特定值相对应的地址以外的地址,从存储器中读取输入数据。

公开(公告)号：CN1348635A

公开(公告)日：2002-05-08

申请号：CN00806629.9

申请日：2000-04-27

Applicant: 三星电子株式会社

Inventor： 李永焕 ,  金潣龟 ,  金炳朝

IPC: H04B1/69

CPC classification number: H04L25/03197 ,  H03M13/4107 ,  H03M13/6583

Abstract: 本发明公开了一种在含有当前状态和下一状态的状态过渡间隔内,在使用下一状态的数个度量值的解码器中规格化度量值的方法,其中每个度量值含有其值等于或大于竞争路径度量值的残存路径度量值。该方法包括检测度量值当中的残存路径度量值;检测所检测的残存路径度量值当中的最小残存路径度量值;确定所检测的最小残存路径度量值是否超过阈值;和当最小残存路径度量值超过阈值时,从度量值中减去给定规格化值,以输出规格化度量值;本发明还公开了另一种在含有当前状态和下一状态的状态过渡间隔内,在使用下一状态的数个度量值的解码器中规格化度量值的方法,其中每个度量值含有其值等于或大于竞争路径度量值的残存路径度量值。该方法包括检测度量值当中的竞争路径度量值;检测所检测的竞争路径度量值当中的最小竞争路径度量值;确定所检测的最小竞争路径度量值是否大于阈值;和当最小竞争路径度量值超过阈值时,从度量值中减去给定规格化值,以输出规格化度量值。

公开(公告)号：CN1332905A

公开(公告)日：2002-01-23

申请号：CN99815196.3

申请日：1999-12-30

Applicant: 三星电子株式会社

Inventor： 金潣龟 ,  金炳朝 ,  李永焕 ,  崔舜在

IPC: H03M7/00

Abstract: 一种迭代解码器和迭代解码方法。在迭代解码器中,第一加法器具有用于接收信息码元的第一端口和第二端口;第一分支解码器与第一加法器相连,用于接收第一奇偶检验码元,并采用第一奇偶检验码元和第一加法器的输出信号对信息码元进行解码;第一减法器具有用于接收第一分支解码器的输出的第三端口,以及第四端口;交织器与第二加法器的输出相连,用于对从第一分支解码器接收到的解码后的信息码元进行交织;第二分支解码器接收交织器的输出和第二奇偶检验码元,并采用接收到的信号对交织器输出的信息码元进行解码;解交织器对第二分支解码器的输出进行解交织;第三加法器具有用于接收解交织器的输出的第五端口和用于接收第二加法器的反转后的输出的第六端口,第三加法器的输出端与第二端口相连,反转输出端与第四端口相连;硬判定装置将从第一分支解码器接收到的解码后的码元转换为二进制信息比特;错误检测器检验从硬判定装置接收到的二进制信息比特中的错误,并且在没有检测到错误时生成无错误信号;以及输出缓冲器对从硬判定装置接收到的二进制信息比特进行存储,并且,对应于无错误信号,输出存储的二进制信息比特。

公开(公告)号：CN1318225A

公开(公告)日：2001-10-17

申请号：CN00801429.9

申请日：2000-05-19

Applicant: 三星电子株式会社

Inventor： 金闵龟 ,  金炳朝 ,  崔舜在 ,  李永焕

IPC: H03M13/27

Abstract: 公开了一种2维交织方法。该方法包括：将一帧输入信息比特划分为多个组并顺序地在存储器中存储所划分的组；按照规定的规则重新排列各个组中的信息比特并且将存在于最后组的最后位置的信息比特移位到最后位置的前一个位置；以及按照预定的次序选择各个组，并在所选组中选择各个信息比特之一。

公开(公告)号：CN1317187A

公开(公告)日：2001-10-10

申请号：CN00801336.5

申请日：2000-07-06

Applicant: 三星电子株式会社

Inventor： 金潣龟 ,  金炳朝 ,  金世亨 ,  崔舜在 ,  李永焕

IPC: H04L12/00

CPC classification number: H04L1/0041 ,  H03M13/2957 ,  H03M13/2993 ,  H03M13/6356 ,  H03M13/6362 ,  H03M13/6513 ,  H03M13/6569 ,  H04L1/0059 ,  H04L1/0066 ,  H04L1/0069 ,  H04L1/08

Abstract: 一种在数据通信系统中匹配信道编码码元的速率的设备和方法。该速率匹配设备和方法可应用到使用非系统码(诸如卷积码或线性块码)和系统码(诸如快速码)中的一种或二种的数据通信系统。速率匹配设备包括多个速率匹配块，速率匹配块的数目等于信道编码器的编码速率的倒数。速率匹配设备通过改变包括输入码元数目、输出码元数目、和穿孔/重发模式确定参数的初始参数，能够速率匹配用非系统码编码的码元或用系统码编码的码元。

公开(公告)号：CN1315095A

公开(公告)日：2001-09-26

申请号：CN00801160.5

申请日：2000-06-26

Applicant: 三星电子株式会社

Inventor： 金炳朝 ,  金世亨 ,  金潣龟 ,  崔舜在 ,  李永焕

IPC: H04L9/06

CPC classification number: H04L1/0068 ,  H04B1/707 ,  H04J13/00 ,  H04L1/0017 ,  H04L1/0041 ,  H04L1/0071 ,  H04L1/0083 ,  H04L1/08 ,  H04L25/14

Abstract: 一种在CDMA通信系统中的信道编码和多路复用设备。在信道编码和多路复用设备中,多个无线电帧匹配器(数目等于或大于传输信道数)的每一个含有无线电帧分段器,并将可以具有不同发送时间间隔的传输信道帧的每一个分段成无线电帧。一个多路复用器多路复用无线电帧以形成串行数据帧。