-
公开(公告)号：CN116859368A
公开(公告)日：2023-10-10
申请号：CN202310707189.7
申请日：2017-12-12
Applicant: 森斯尔科技有限公司
IPC: G01S7/4865 , G04F10/00
Abstract: 描述了一种直方图读出电路。所述读出电路包括时间数字转换器(TDC)，其被配置成不断地报告限定激光时钟的到达时间和从光传感器输出的信号的时间戳。提供存储器用于存储TDC事件。可编程处理器被配置成实现状态机，状态机可操作以执行如下操作：在检测到TDC事件时保存时间戳；确定由所述光传感器检测的光子中的每一者的所述飞行时间；使用每个计算的飞行时间来寻址存储器位置；使用所述存储器位置作为时间箱来创建TDC数据值的直方图；以及将指针维持到最高数量的TDC事件所在的最大存储器位置。计算器可操作以读取所述最大存储器位置和任一侧的一个或多个相邻时间箱的值以进行处理。
-
公开(公告)号：CN116520667A
公开(公告)日：2023-08-01
申请号：CN202310384244.3
申请日：2023-04-12
Applicant: 南京天际易达通信技术有限公司
Abstract: 本发明公开了一种基于FPGA与TDC芯片的高精度时差测量系统，包括：计数模块，基于TDC芯片接收超声波的电信号并检测超声波的传输时间形成反馈信息，至FPGA逻辑控制芯片进行处理；激发模块，在发送电信号的时，会同时发出至少一第一低频电信号和第二低频电信号，且基于两个低频电信号生成相同周期、相同延时的第一高频电信号和第二高频电信号；数据处理模块，用于获取第一高频电信号和第二高频电信号的相位差，并将该相位差数据转化数字信号；校验模块，FPGA逻辑控制芯片接收数字信号并与反馈信息进行对比。本发明提供的基于FPGA与TDC芯片的高精度时差测量系统，保证了从发起到接收这段时间内计时的快速响应，使得获取的数据更加精确。
-
公开(公告)号：CN107294530B
公开(公告)日：2023-07-28
申请号：CN201710219039.6
申请日：2017-04-05
Applicant: 恩智浦美国有限公司
Inventor： 迪迪埃·萨莱 , 奥利弗·文森特·多阿尔 , 克里斯蒂安·帕瓦奥-莫雷拉 , 比拉玛·贡巴拉
Abstract: 提供了一种时间数字转换器装置，包括：包括多个缓冲器的中等分辨率延迟单元，其被配置成接收参考时钟信号和数据时钟信号作为输入，并且被配置成输出多个延迟的数据时钟信号，其中所述多个延迟的数据时钟信号之间的延迟是中等分辨率延迟值；包括多个核心的高分辨率延迟单元，其被配置成接收来自所述中等分辨率延迟单元的所述参考时钟信号和所述多个延迟的数据时钟信号作为输入，其中，所述多个核心包括：被配置成接收所述多个所述延迟的数据时钟信号中的一者的第一组延迟，被配置成接收所述参考时钟信号的第二组延迟；以及连接到所述第一组延迟和所述第二组延迟的输出的快速触发器，其中所述快速触发器的输出用于检查相位对准。
-
公开(公告)号：CN116482959A
公开(公告)日：2023-07-25
申请号：CN202310499001.4
申请日：2023-05-05
Applicant: 华中科技大学
IPC: G04F10/00
Abstract: 本发明属于时间间隔测量技术领域，公开了一种分段式时间数字转换器、控制方法、介质、设备及终端，改变延迟链的结构，利用多条短的并形链对TDL TDC中待测信号的“细”时间进行测量；通过对各条短链前引入不同固定的延迟处理，以使各条短链本质上对待测信号的不同区间进行并形测量，其中链长个数依据时钟条件以及每条链的测量区间确定。本发明的分段式时间数字转换器的控制方法线性度好，整条长链通过折叠的方式巧妙地将所有的延迟单元都放在一个逻辑块中，完全避免了由于跨多个资源块引入的线长不一致而导致的非线性问题；分段式时间数字转换器结构简单，资源利用率高，鲁棒性好，对器件和通道的变化不敏感，可在线更正温度引入的漂移。
-
公开(公告)号：CN116006359B
公开(公告)日：2023-07-18
申请号：CN202310307640.6
申请日：2023-03-28
Applicant: 北京凌空天行科技有限责任公司
Inventor： 请求不公布姓名
IPC: F02K9/96 , F02K9/58 , G04F10/00 , G01B5/00 , G01B7/00 , G01N19/08 , G01N33/22 , G06F17/10 , F16K31/02
Abstract: 本申请公开了液体燃料储箱阀门控制方法、控制系统和气泡检测装置，液体燃料储箱包括通过联通管连接的主液室和储液室，联通管内设置气泡检测装置，气泡检测装置包括多个气泡检测单元，气泡检测单元包括通过连接件相连接的浮子和感应件，浮子直径大于设定值；气泡检测装置的设置能够充分对流经联通管的液体燃料进行检测，并通过控制系统的控制器对大于浮子直径的气泡进行持续时间的判定，从而做出相应的关闭阀门动作，该气泡检测装置结构简单，能够通过感应件直接检测浮子在气泡有无时受力情况的变化来判断是否存在大于浮子体积的气泡及数量，适用范围更加广泛，能够适应多种管道，能够有效较低液体燃料发动机的故障率。
-
Patent Agency Ranking
公开(公告)号：CN116400577A
公开(公告)日：2023-07-07
申请号：CN202310368234.0
申请日：2023-04-08
Applicant: 合肥工业大学
IPC: G04F10/00
Abstract: 本发明公开了一种基于单管耦合精细延迟产生电路的时间数字转换方法，具体涉及集成电路技术领域，包括通过时间数字转换器测量具有一定时间间隔的start和stop两个信号上升沿，环形振荡器中所有反相器与其耦合输入之间有一个固定相位差时，每一个环形振荡器的振荡频率都相同，每一个环形振荡器中反相器与耦合输入的相位差随时间而固定，这样就使得当经历N个环之后，环形振荡器的相位输出能够与之前的环形振荡器相位输出相等，使用单个小尺寸NMOS管耦合的N个环形振荡器的精细时间产生电路以及将其用于时间数字转换的技术，一定程度避免两环路“竞争”现象，完全消除PMOS管寄生电容影响，可以得到更高的环形振荡器振荡频率和更优越的工作稳定性。
-
公开(公告)号：CN116360235A
公开(公告)日：2023-06-30
申请号：CN202310219013.7
申请日：2023-03-08
Applicant: 电子科技大学
IPC: G04F10/00
Abstract: 本发明属于时间间隔测量领域，具体为一种基于SerDes的TDC实现装置，包括时钟模块、门信号生成模块、SerDes采样接收模块和数据解码模块。该装置基于FPGA内部SerDes资源可达到超高数据率、以及SerDes采样输出为较低速的FPGA可实时处理的并行数据这一特点，通过SerDes采样模块配合数据解码模块，使时间间隔测量范围提升至秒级。此外，利用SerDes采样接收模块中的高性能锁相环和移位寄存器统一的标准延时特点，使该TDC实现装置拥有更好的线性性能，同时省去了时钟多路相移方法中的复杂时钟电路，简化了FPGA外围电路设计、降低了FPGA所需IO口数量和系统复杂度，进而拓宽了其应用范围。
-
公开(公告)号：CN110073244B
公开(公告)日：2023-06-30
申请号：CN201780076947.2
申请日：2017-12-12
Applicant: 森斯尔科技有限公司
IPC: G01S17/10 , G01S7/4865 , G04F10/00
Abstract: 描述了一种直方图读出电路。所述读出电路包括时间数字转换器(TDC)，其被配置成不断地报告限定激光时钟的到达时间和从光传感器输出的信号的时间戳。提供存储器用于存储TDC事件。可编程处理器被配置成实现状态机，状态机可操作以执行如下操作：在检测到TDC事件时保存时间戳；确定由所述光传感器检测的光子中的每一者的所述飞行时间；使用每个计算的飞行时间来寻址存储器位置；使用所述存储器位置作为时间箱来创建TDC数据值的直方图；以及将指针维持到最高数量的TDC事件所在的最大存储器位置。计算器可操作以读取所述最大存储器位置和任一侧的一个或多个相邻时间箱的值以进行处理。
-
公开(公告)号：CN116300378A
公开(公告)日：2023-06-23
申请号：CN202310312984.6
申请日：2023-03-28
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 一种频率自适应时间数字转换电路，包括电路包括鉴相器、数模转换器、振荡器、8个计数器、8个与门、数字逻辑，每个与门的输出端连接一个计数器的输入端，所有计数器的输出端连接数字逻辑，计数器两两一组，分成4组，振荡器输出4个信号，分别输入同一组计数器的两个与门，鉴相器有2个输入端，分别接收电路的输入信号，鉴相器输出2个信号，分别输入同一组计数器的两个与门，数字逻辑输出6个信号，5个信号作为电路的输出信号，1个信号输入数模转换器，数模转换器输出电流到振荡器，控制振荡器输出信号的频率。
-
公开(公告)号：CN116300375A
公开(公告)日：2023-06-23
申请号：CN202211721772.5
申请日：2022-12-30
Applicant: 深圳大学
IPC: G04F10/00
Abstract: 本发明属于时间量的数字化测量技术领域，涉及一种TDC粗计数误差消除方法及装置，所述方法包括获取输入信号S1，第一采样器在输入信号S1触发时锁住数字计数器的值，得到第一计数值；对输入信号进行延迟，得到延迟信号S2，第二采样器在延迟信号S2触发时锁住数字计数器的值，得到第二计数值；将第一计数值和第二计数值存储到数据缓冲区；将第二计数值与第一计数值进行比较，如不等，则认为第一计数值为粗计数误差值，数据缓冲区对粗计数误差值进行标记且剔除。通过对异步触发信号引入一个适当的延时，比较引入延时后信号的触发计数值与原信号计数值，实现一种用于高精度TDC的粗计数误差消除系统，降低TDC整体时间测量误差。
-
-
-
-
-
-
-
-
-
Search Results
1381
records
(took 0.02 seconds)
