公开(公告)号：CN219800038U

公开(公告)日：2023-10-03

申请号：CN202320792306.X

申请日：2023-04-11

Applicant: 桂林电子科技大学

Inventor： 段吉海 ,  周光祥 ,  李冀 ,  韦保林 ,  徐卫林 ,  韦雪明 ,  岳宏卫

IPC: G05F1/56

Abstract: 本实用新型公开一种快速响应无输出电容的三环数字LDO电路，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组MOS管阵列构成。本实用新型采用的是两个同步循环和一个异步循环的三环结构，通过三个循环控制三组MOS管阵列，对数字LDO的输出OUT进行调节，并且去除了输出电容，减小了纹波和总体的功耗、提高了电路的瞬态响应以及节省了芯片的面积。

公开(公告)号：CN219577049U

公开(公告)日：2023-08-22

申请号：CN202320503467.2

申请日：2023-03-16

Applicant: 桂林电子科技大学

Inventor： 段吉海 ,  杨松 ,  李冀 ,  韦保林 ,  徐卫林 ,  韦雪明 ,  岳宏卫

IPC: H03M1/46 ,  H03M1/08

Abstract: 本实用新型提供的一种动态元件匹配装置，加法器连接NS SAR ADC的输出端口以及触发器的输出端口，触发器对加法器的输出信号进行触发延迟，获取移位指针，输出译码单元对NS SAR ADC各个周期输出信号进行译码，移位寄存单元利用移位指针对译码信号进行循环移位，这样的电路连接关系，使得每个周期的移位指针均蕴含有NS SAR ADC上一周期的输出信号的信息，经多个周期的修改变动后，DAC电容阵列的失配误差被有效地整形，大大提高电容动态匹配的性能；在对DAC电容阵列进行逻辑选择方面，利用结构简单的输出译码单元代替结构复杂的二进制转温度计码器实现权重位轮换，无需为每个电容设置1个缓冲模块，避免硬件结构指数性增长的，大大降低硬件成本。