用于对中央处理器CPU进行安全检测的方法、装置和系统

    公开(公告)号:CN108345522A

    公开(公告)日:2018-07-31

    申请号:CN201711359938.2

    申请日:2017-12-15

    CPC classification number: G06F11/2236 G06F11/2273

    Abstract: 本发明提供了一种用于对中央处理器CPU进行安全检测的方法、装置和系统。所述方法包括:当所述检测处理器检测分析到读操作指令时,确定所述读操作指令是否对应于读外设的操作;当所述读操作指令对应于读外设的操作时,暂停检测分析所述读操作指令,并确定是否有尚未检测分析的、在所述CPU执行的所述读操作指令对应的读操作响应之前的至少一个外设发起的读写操作;如有尚未检测分析的所述至少一个外设发起的读写操作,检测分析所述至少一个外设发起的读写操作后,再检测分析所述读操作指令;如没有尚未检测分析的所述至少一个外设发起的读写操作,恢复检测分析所述读操作指令。本发明实施例能够有效地保证处理器安全检测过程中检测分析结果的可靠性。

    可重构密码处理器
    42.
    发明授权

    公开(公告)号:CN105447414B

    公开(公告)日:2018-06-19

    申请号:CN201510690005.6

    申请日:2015-10-21

    Abstract: 本发明公开了一种可重构密码处理器,其特征在于,包括:配置模块,用于获取配置参数并进行分配;传输模块,用于根据分配的配置参数发送待处理数据;处理模块,用于得到处理数据,并至传输模块进行输出,处理模块包括:阵列运算缓存,用于存放中间数据与交互数据;可重构阵列,用于实现运算,每个可重构单元具有令牌驱动使能端,以获取令牌使能;异步驱动使能网络,用于根据分配的配置参数得到令牌使能网络,从而提供运算的数据跳转运输方式完成所述可重构阵列的驱动,以控制可重构密码处理器进入相应工作模式。本发明实施例的可重构密码处理器,通过令牌使能驱动执行过程,从而提高了灵活性和执行性能,降低了功耗,更好地保证安全性和可靠性。

    适用于可重构阵列架构的基于空间随机化抗故障攻击方法

    公开(公告)号:CN104484615B

    公开(公告)日:2017-08-08

    申请号:CN201410855400.0

    申请日:2014-12-31

    Abstract: 本发明涉及一种适用于可重构阵列架构的基于空间随机化抗故障攻击方法,其包括如下步骤:步骤一、设定密码处理器的应用场景,所述应用场景包括密码处理器内运行的加密算法、将面对的故障注入攻击方式以及注入故障的类型;步骤二、在上述设定的应用场景下,分析并找出加密算法中分布有敏感点的执行步骤,且确定所述敏感点执行步骤在可重构计算阵列中执行时的具体参数;步骤三、根据上述确定敏感点执行步骤在可重构计算阵列中执行的具体参数,配置分布有敏感点的加密算法执行步骤,以使得敏感点在可重构计算阵列的空间上随机分布。本发明不仅能抵抗单故障攻击,而且能抵抗双故障乃至多故障的注入攻击,有效提高集成电路在故障注入阶段的抗攻击性。

    面向可重构阵列架构的随机化抗故障攻击措施的设计方法

    公开(公告)号:CN104484627B

    公开(公告)日:2017-04-26

    申请号:CN201410854494.X

    申请日:2014-12-31

    Abstract: 本发明涉及一种面向可重构阵列架构的随机化抗故障攻击措施的设计方法,包括如下步骤:步骤一、提供可重构阵列架构,得到加密算法的具体映射数据流图;步骤二、给定开销比例约束条件以及抗故障攻击能力;步骤三、计算执行加密算法时的开销;步骤四、确定加密算法中的敏感点分布、时间搜索范围以及空间搜索范围;步骤五、给定时间随机度以及空间随机度,确定相对应的敏感点分布以及时间搜索范围与空间搜索范围;步骤六、计算抗故障攻击能力并匹配给定的抗故障攻击能力;步骤七、确定实际额外开销比例,调整给定时间随机度以及空间随机度,以匹配给定的开销比例约束条件。本发明能为随机化抗故障攻击措施的设计提供依据,能有效提高安全性。

    数据处理方法、装置、系统、介质和产品

    公开(公告)号:CN115033904B

    公开(公告)日:2025-03-07

    申请号:CN202210683607.9

    申请日:2022-06-15

    Abstract: 本发明提出了一种用于可重构密码计算阵列的数据处理方法,应用于计算机技术领域,该方法包括:响应于主机端发送的至少一个业务请求,将至少一个该业务请求进行缓存,该业务请求包含业务类型,在存在密码算核组处于空闲状态的情况下,查找与该密码算核组的预设业务类型一致的业务请求,从该主机端中获取该业务请求所指示的待处理数据,将该待处理数据发送给处于空闲状态的该密码算核组进行数据处理。本发明还提出了一种用于可重构密码计算阵列的数据处理装置、系统、介质和程序产品,无需调用DMA搬运数据,提高了可重构密码计算阵列的数据搬运效率,且几乎不需要片上CPU参与,释放了片上CPU资源。

    基于查找表的A2B掩码转换方法、装置、设备、介质和产品

    公开(公告)号:CN117254895A

    公开(公告)日:2023-12-19

    申请号:CN202210659870.4

    申请日:2022-06-10

    Abstract: 本发明提出了一种基于查找表的A2B掩码转换方法,应用于计算机技术领域,包括:获取迭代过程中处于布尔掩码域的布尔进位值,将处于该布尔掩码域的布尔进位值转换为处于该算术掩码域的算术进位值,将处于该算术掩码域的算术进位值与处于该算术掩码域的其它中间变量相加,得到相加结果,利用该相加结果进行下一次迭代。本发明还提出了一种基于查找表的A2B掩码转换装置、设备、介质和程序产品,无需进位查找表来保护产生的进位,从而省去了整个进位查找表,继而避免随着转换数据位宽的增大进位查找表的尺寸也会随之增大,降低了内存开销。

    数据抽取装置、数据抽取方法及流密码生成装置

    公开(公告)号:CN116263777A

    公开(公告)日:2023-06-16

    申请号:CN202111544906.6

    申请日:2021-12-15

    Abstract: 本发明提供一种数据抽取装置,包括:反馈移位寄存器,配置有至少一个抽取端口,其中,每一个抽取端口分配有不同的地址,所述地址适用于选择特定位的抽取端口;数据抽取模块,配置有至少一个抽头,所述至少一个抽头与所述至少一个抽取端口对应连接,以抽取数据,所述数据抽取模块根据所述地址选择特定位的抽取端口头对所述反馈移位寄存器进行数据抽取;反馈运算阵列,用于对所述数据抽取模块抽取的数据进行反馈运算;所述反馈运算阵列的输出端反馈连接至所述反馈移位寄存器,以用于将反馈运算结果反馈至所述反馈移位寄存器。本发明还提供一种多级数据抽取装置、流密码生成装置及数据抽取方法。

    线性反馈移位寄存器及构建方法、装置、设备和介质

    公开(公告)号:CN116243977A

    公开(公告)日:2023-06-09

    申请号:CN202211618929.1

    申请日:2022-12-14

    Abstract: 本发明提供了一种线性反馈移位寄存器及构建方法、装置、设备和介质,可以应用于寄存器技术领域。该构建方法包括:确定所有待支持算法需要使用的移位链的信息,该待支持算法为线性反馈移位寄存器所需支持的算法,根据该需要使用的移位链的信息,构建该线性反馈移位寄存器。相比于静态构建方法,本发明提供的构建方法更加灵活,可实现多种算法,相比于动态构建方法,本发明提供的方法所得的线性反馈移位寄存器所需的配置信息较少,使得开销较小。

    数据处理方法、装置、系统、介质和产品

    公开(公告)号:CN115033904A

    公开(公告)日:2022-09-09

    申请号:CN202210683607.9

    申请日:2022-06-15

    Abstract: 本发明提出了一种用于可重构密码计算阵列的数据处理方法,应用于计算机技术领域,该方法包括:响应于主机端发送的至少一个业务请求,将至少一个该业务请求进行缓存,该业务请求包含业务类型,在存在密码算核组处于空闲状态的情况下,查找与该密码算核组的预设业务类型一致的业务请求,从该主机端中获取该业务请求所指示的待处理数据,将该待处理数据发送给处于空闲状态的该密码算核组进行数据处理。本发明还提出了一种用于可重构密码计算阵列的数据处理装置、系统、介质和程序产品,无需调用DMA搬运数据,提高了可重构密码计算阵列的数据搬运效率,且几乎不需要片上CPU参与,释放了片上CPU资源。

    基于级联开关和响应筛选电路的APUF电路结构

    公开(公告)号:CN115001694A

    公开(公告)日:2022-09-02

    申请号:CN202110231457.3

    申请日:2021-03-02

    Abstract: 本申请提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数APUF电路结构,包括:基于级联结构的多值APUF开关单元、亚稳态检测电路和APUF电路;多值APUF开关单元包括将多个小交换单元进行级联形成三个交换级,每个小交换单元内部和交换级之间的延时路径均相同,以使多值APUF开关单元内部所有的延时路径对称;亚稳态检测电路与APUF电路的仲裁器连接,检测仲裁器的输出是否存在振荡情况,通过上升下降沿触发器将振荡情况转化为数字信息,根据数字信息确定仲裁器响应是否稳定,通过亚稳态检测电路的筛选电路筛选不稳定响应。由此,通过分级实现交换行为,保证整个级联开关路径对称性,设计亚稳态检测电路对响应产生过程中亚稳态现象进行检测,提高稳定性。

Patent Agency Ranking