一种数据包处理方法及装置

    公开(公告)号:CN105471545A

    公开(公告)日:2016-04-06

    申请号:CN201410458311.2

    申请日:2014-09-10

    IPC分类号: H04L1/00

    摘要: 一种数据包处理方法和装置,该方法包括:对源数据包进行码块分割,得到a块子数据包;分别对每块子数据包进行纠错编码或者分别对每块子数据包添加CRC序列后再进行纠错编码,得到a块纠错编码子数据包;对所述a块纠错编码子数据包进行网络编码,得到b块校验子数据包;对所述a块纠错编码子数据包和b块校验子数据包分别进行比特选择操作,共同构成编码后的数据包;其中,a,b是大于0的整数。该装置包括码块分割模块、纠错编码模块、网络编码模块和比特选择模块。本发明可以提高数据包的传输性能。

    一种高阶调制中的比特优先选择方法

    公开(公告)号:CN101119182B

    公开(公告)日:2013-02-27

    申请号:CN200710138745.4

    申请日:2007-08-13

    IPC分类号: H04L1/00 H04L1/18

    摘要: 本发明涉及一种高阶调制中的比特优先选择方法,包括:对信息块比特数据进行Turbo编码;对Turbo编码后的码字比特基于循环缓存进行速率匹配输出HARQ数据包并按优先保护高位比特的要求进行重排;对重排后的HARQ数据包进行高阶调制映射。这种方法较现有技术在HARQ方式下获得更高的链路吞吐量性能,减少传输时延,进一步对同步HARQ方式下的重传冗余版本进行定义,能获得同步HARQ方式下最优的吞吐量性能。

    维特比译码器、多路并行译码器和加比选处理方法

    公开(公告)号:CN102723959A

    公开(公告)日:2012-10-10

    申请号:CN201210176842.3

    申请日:2012-05-31

    IPC分类号: H03M13/41

    摘要: 本发明提供一种维特比译码中的加比选处理方法,通过增加一倍的寄存器和加法器,将加法和比较运算分到两个时间周期中运算,可以有效降低延时。还提供一种加比选处理方法,通过增加一倍的寄存器和加法器,将加法和比较运算分到两个时间周期中运算外,还将加法运算拆成两部分,低位实现加法,高位进行进位,从而进一步降低延时。本发明还提供一种维特比译码器和多路并行译码器。

    一种低密度奇偶校验码的编码方法及装置

    公开(公告)号:CN102412842A

    公开(公告)日:2012-04-11

    申请号:CN201010293323.6

    申请日:2010-09-25

    IPC分类号: H03M13/11 H04L1/00

    摘要: 本发明提供了一种低密度奇偶校验码的编码方法及装置,所述方法包括:比较统一基础矩阵支持的母码码率与传输码率的大小,根据比较结果,确定输入信息分组比特的长度K’;根据统一基础矩阵及扩展因子确定LDPC码的编码矩阵;由接收的长度为K’的信息分组比特,确定待编码的信息比特;利用所述编码矩阵对待编码的信息比特进行LDPC编码,并对编码得到的母码码字比特进行处理,得到待传输的码字比特。本发明提供的LDPC码的编码方法及装置,确定基础矩阵和扩展因子,根据接收到的传输码率进行输入信息分组长度确定或编码矩阵处理,得到满足前述传输码率的码字,在性能最优的基础上实现了码率的可变性,降低了硬件设计复杂度,且成本较低。

    一种低密度生成矩阵码的译码方法及装置

    公开(公告)号:CN101272223B

    公开(公告)日:2011-04-20

    申请号:CN200810096644.X

    申请日:2008-04-30

    发明人: 袁志锋 徐俊

    IPC分类号: H04L1/00 H04L12/56

    CPC分类号: H03M13/1157

    摘要: 一种低密度生成矩阵码的译码方法及装置,该方法包括如下内容:在接收到的码字序列R中填充已知比特并将R中被信道擦除的码字符号删除,得到Re;将被信道擦除的行从Gldgct中删除,得到Ge;对Ge进行列置换,生成A是M阶下三角方阵;对Ga进行高斯消元生成Gb,使得Gb的前L行组成的方阵为单位阵;同时根据高斯消元过程中所进行的行置换和行相加操作,对Re进行相应元素的置换和相加操作,生成Re’;根据关系式Gb×It’=Re’解得It’,并根据列置换对应关系对It’进行逆置换得到It;根据关系式Gldgct(0:L-1,0:L-1)×It=st求出st,并从st中删除上述填充的L-K个已知比特得到K比特的信息序列。