-
公开(公告)号:CN105471545A
公开(公告)日:2016-04-06
申请号:CN201410458311.2
申请日:2014-09-10
申请人: 中兴通讯股份有限公司
IPC分类号: H04L1/00
摘要: 一种数据包处理方法和装置,该方法包括:对源数据包进行码块分割,得到a块子数据包;分别对每块子数据包进行纠错编码或者分别对每块子数据包添加CRC序列后再进行纠错编码,得到a块纠错编码子数据包;对所述a块纠错编码子数据包进行网络编码,得到b块校验子数据包;对所述a块纠错编码子数据包和b块校验子数据包分别进行比特选择操作,共同构成编码后的数据包;其中,a,b是大于0的整数。该装置包括码块分割模块、纠错编码模块、网络编码模块和比特选择模块。本发明可以提高数据包的传输性能。
-
公开(公告)号:CN101860412B
公开(公告)日:2015-10-21
申请号:CN200910132083.9
申请日:2009-04-13
申请人: 中兴通讯股份有限公司
CPC分类号: H04L1/0067 , H03M13/2775 , H03M13/2957 , H04L1/005 , H04L1/0066 , H04L1/0071
摘要: 本发明公开了一种子包处理方法、编码调制方法、处理器、调制编码系统,该子包处理方法包括:对输入比特进行信道编码和速率匹配,得到子包,其中,子包包括一个或多个比特组,每个比特组包括M个比特,M为大于或等于1的整数;对子包,进行比特组内的比特交织。本发明优化了CTC译码性能。
-
公开(公告)号:CN104753627A
公开(公告)日:2015-07-01
申请号:CN201310729106.0
申请日:2013-12-26
申请人: 中兴通讯股份有限公司
CPC分类号: H04L1/0076 , H04L1/00 , H04L5/0001 , H04L2001/0096 , H04W88/06 , H04L1/0059 , H04L1/0068
摘要: 本发明公开了一种多路径传输方法、系统及数据发送装置和数据接收装置,包括数据发送端将若干个原始数据包进行编码,编码后的数据包的个数大于原始数据包的个数;数据发送端通过不同传输链路将编码后的数据包发送给数据接收端;数据接收端接收来自不同传输链路的数据包,并进行解码后获得原始数据包。本发明通过将原始数据包进行编码(编码后的数据包的个数大于原始数据包的个数)后再进行分发,灵活实现了多路径传输数据,并且,在对编码后的数据包进行分发时,进一步结合编码的配置信息进行考虑,高效地利用了每条链路提供的资源为用户数据传输服务,提高了吞吐量,减少了传输时延。
-
公开(公告)号:CN104202057A
公开(公告)日:2014-12-10
申请号:CN201410049187.4
申请日:2014-02-12
申请人: 中兴通讯股份有限公司
IPC分类号: H03M13/11
CPC分类号: H03M13/118 , G06F17/16 , H03M13/036 , H03M13/116 , H03M13/1185 , H03M13/611 , H03M13/616 , H04L1/0043 , H04L1/0052 , H04L1/0058
摘要: 本发明公开了一种信息处理方法及装置。其中,该装置包括:一个或多个存储器,用于存储一个基础奇偶校验矩阵组的参数;一个或多个处理器,用于使用基础奇偶校验矩阵组Hb对待编码的信息比特进行编码或对待译码的数据进行译码,其中,基础奇偶校验矩阵组Hb中,除了Hbj0以外其他的基础奇偶校验矩阵中基础奇偶校验矩阵Hbj1的至少50%的短4环与Hbj0中短4环相同,j0为0到L-1之间的一个固定正整数,L为基础奇偶校验矩阵组中包含的基础奇偶校验矩阵的数量,j1=0,1,...,j0-1,j0+1,...,L-1。
-
公开(公告)号:CN101119182B
公开(公告)日:2013-02-27
申请号:CN200710138745.4
申请日:2007-08-13
申请人: 中兴通讯股份有限公司
摘要: 本发明涉及一种高阶调制中的比特优先选择方法,包括:对信息块比特数据进行Turbo编码;对Turbo编码后的码字比特基于循环缓存进行速率匹配输出HARQ数据包并按优先保护高位比特的要求进行重排;对重排后的HARQ数据包进行高阶调制映射。这种方法较现有技术在HARQ方式下获得更高的链路吞吐量性能,减少传输时延,进一步对同步HARQ方式下的重传冗余版本进行定义,能获得同步HARQ方式下最优的吞吐量性能。
-
公开(公告)号:CN102723959A
公开(公告)日:2012-10-10
申请号:CN201210176842.3
申请日:2012-05-31
申请人: 中兴通讯股份有限公司
IPC分类号: H03M13/41
摘要: 本发明提供一种维特比译码中的加比选处理方法,通过增加一倍的寄存器和加法器,将加法和比较运算分到两个时间周期中运算,可以有效降低延时。还提供一种加比选处理方法,通过增加一倍的寄存器和加法器,将加法和比较运算分到两个时间周期中运算外,还将加法运算拆成两部分,低位实现加法,高位进行进位,从而进一步降低延时。本发明还提供一种维特比译码器和多路并行译码器。
-
公开(公告)号:CN102412842A
公开(公告)日:2012-04-11
申请号:CN201010293323.6
申请日:2010-09-25
申请人: 中兴通讯股份有限公司
CPC分类号: H03M13/116 , H03M13/635 , H03M13/6516 , H03M13/6527 , H03M13/658 , H03M13/6591
摘要: 本发明提供了一种低密度奇偶校验码的编码方法及装置,所述方法包括:比较统一基础矩阵支持的母码码率与传输码率的大小,根据比较结果,确定输入信息分组比特的长度K’;根据统一基础矩阵及扩展因子确定LDPC码的编码矩阵;由接收的长度为K’的信息分组比特,确定待编码的信息比特;利用所述编码矩阵对待编码的信息比特进行LDPC编码,并对编码得到的母码码字比特进行处理,得到待传输的码字比特。本发明提供的LDPC码的编码方法及装置,确定基础矩阵和扩展因子,根据接收到的传输码率进行输入信息分组长度确定或编码矩阵处理,得到满足前述传输码率的码字,在性能最优的基础上实现了码率的可变性,降低了硬件设计复杂度,且成本较低。
-
公开(公告)号:CN101272223B
公开(公告)日:2011-04-20
申请号:CN200810096644.X
申请日:2008-04-30
申请人: 中兴通讯股份有限公司
CPC分类号: H03M13/1157
摘要: 一种低密度生成矩阵码的译码方法及装置,该方法包括如下内容:在接收到的码字序列R中填充已知比特并将R中被信道擦除的码字符号删除,得到Re;将被信道擦除的行从Gldgct中删除,得到Ge;对Ge进行列置换,生成A是M阶下三角方阵;对Ga进行高斯消元生成Gb,使得Gb的前L行组成的方阵为单位阵;同时根据高斯消元过程中所进行的行置换和行相加操作,对Re进行相应元素的置换和相加操作,生成Re’;根据关系式Gb×It’=Re’解得It’,并根据列置换对应关系对It’进行逆置换得到It;根据关系式Gldgct(0:L-1,0:L-1)×It=st求出st,并从st中删除上述填充的L-K个已知比特得到K比特的信息序列。
-
公开(公告)号:CN101867443A
公开(公告)日:2010-10-20
申请号:CN200910134725.9
申请日:2009-04-14
申请人: 中兴通讯股份有限公司
CPC分类号: H04L1/1819 , H04L1/0066 , H04L1/0068 , H04L1/0071
摘要: 本发明公开了一种速率匹配方法和装置,该方法包括:对信息比特序列进行编码和交织得到长度为NFB_Buffer的母码码字;从母码码字中选择比特产生当前传输的混合自动请求重传请求HARQ子包。通过本发明达到了尽量覆盖所有的母码区域的效果,进而增强了HARQ多次重传链路的性能。
-
公开(公告)号:CN101860412A
公开(公告)日:2010-10-13
申请号:CN200910132083.9
申请日:2009-04-13
申请人: 中兴通讯股份有限公司
CPC分类号: H04L1/0067 , H03M13/2775 , H03M13/2957 , H04L1/005 , H04L1/0066 , H04L1/0071
摘要: 本发明公开了一种子包处理方法、编码调制方法、处理器、调制编码系统,该子包处理方法包括:对输入比特进行信道编码和速率匹配,得到子包,其中,子包包括一个或多个比特组,每个比特组包括M个比特,M为大于或等于1的整数;对子包,进行比特组内的比特交织。本发明优化了CTC译码性能。
-
-
-
-
-
-
-
-
-