-
公开(公告)号:CN109274372A
公开(公告)日:2019-01-25
申请号:CN201811031296.8
申请日:2018-09-05
Applicant: 东南大学
Abstract: 本发明公开了一种TIADC系统通道间采样时刻失配误差提取方法,包括:向存在采样时刻失配的TIADC系统输入一个已知频率的测试单音正弦信号;对存在采样时刻失配的TIADC系统的各通道采样,得到各通道的数字输出信号;利用各通道的数字输出信号分别调制数字域的同频载波信号,得到各通道调制后的数字信号;对各通道调制后的数字信号分别进行取平均操作,得到各通道的数字信号平均值;根据各通道的数字信号平均值,利用反三角函数运算估计出各通道的采样时刻失配值,并由所得各通道数字输出信号减去得到各通道校准后的数字输出信号。本发明可以精确提取TIADC系统中存在的采样时刻失配值,对SNR和SFDR的改善程度显著并且估计速度快,具有良好的有效性、广泛性和实用性。
-
公开(公告)号:CN109039340A
公开(公告)日:2018-12-18
申请号:CN201810614082.7
申请日:2018-06-14
Applicant: 东南大学
IPC: H03M3/00
CPC classification number: H03M3/414
Abstract: 本发明公开了一种多级噪声整形调制器,包括四个一阶调制器、四个全加器和三组寄存器组,其中主要将两个一阶调制器并联在一起形成第一级量化器,在任意情况下,可以将小数输入分成两个不相等的奇数值从两个并联的一阶调制器中输入,都能达到输出序列周期增长的效果,其中,奇数输入可以加长输出序列周期。同时,第一级量化器采用并联的形式,第一级输出由两个量化器输出值相加得到,相当于加入了抖动,因此可以进一步增大调制器的输出序列周期,抑制输出功率谱密度的空闲音,从而抑制杂散。
-
公开(公告)号:CN106374872B
公开(公告)日:2018-11-06
申请号:CN201610986866.3
申请日:2016-11-09
Applicant: 东南大学
IPC: H03H11/12
Abstract: 本发明公开了一种低功耗复数滤波器电路,信号从输入端输入之后通过电阻R0,在节点a处转换成电流,并与通过电阻R5将输出电压转换成反馈电流的电流相加,然后在节点b处,由R1和C1构成的一阶滤波器单元上实现第一次滤波,得到第一次滤波的信号;接着再通过电阻R2转换成电流,在放大器的输入端与从正交支路的输出端通过电阻R4反馈回来的电流叠加求和,得到的电流最后在电阻R3和电容C2上再一次积分,实现第二次滤波,完成二阶复数滤波器的功能,得到输出信号。本发明实现了电路的低功耗,并且减小了放大器的数量,也进一步缩小了版图面积,降低了成本。相比于传统的有源RC滤波器来说,此种架构的滤波器功耗低,面积小。
-
公开(公告)号:CN108599770A
公开(公告)日:2018-09-28
申请号:CN201810436097.9
申请日:2018-05-09
Applicant: 东南大学
IPC: H03M1/38
Abstract: 本发明公开一种适用于2-bit-per-cycle SAR ADC的异步时钟产生电路,包括比较器转换完成标志信号产生单元、门控信号产生单元、中间比较器判决完成标志信号产生单元以及比较器异步时钟产生单元,其中,比较器转换完成标志信号产生单元的输出信号与转换时钟Conv作为门控信号产生单元的输入信号;2-bit-per-cycle SAR ADC的中间比较器的输出信号Q2/QB2是中间比较器判决完成标志信号产生单元的输入信号;门控信号产生单元与中间比较器判决完成标志信号产生单元的输出信号作为比较器异步时钟产生单元的输入信号;比较器异步时钟产生单元的输出信号作为第一至第三比较器的异步时钟。此种电路在实现高速数据转换的情况下,避免使用高于采样率多倍的外部时钟,同时避免了同步亚稳态易发的问题。
-
公开(公告)号:CN105959029B
公开(公告)日:2018-09-18
申请号:CN201610458266.X
申请日:2016-06-22
Applicant: 东南大学
IPC: H04B1/40
Abstract: 本发明公开了一种基于时变混叠滤波及辅助电路的信号分离电路,采用混叠滤波电路及辅助电路构造具有高频率选择性的信号选择支路,信号选择支路仅对对应频段呈现低阻,信号选择支路对对应频段以外的其他频率呈现高阻,两个以上信号选支路并联以实现不同频率信号的分离;所述低阻为不高于100Ω的阻抗,所述高阻为不低于1000Ω的阻抗。本发明可用于(但不仅限于)无片外射频滤波器、基于信号分离的抗阻塞接收射频前端结构中,实现提取有用信号并抑制阻塞信号的功能,或者分离不同频段信号。本发明可实现具有高滚降系数的滤波特性,可有效分离邻近的阻塞信号和有用信号,达到更高的阻塞抑制比并能有效防止转换增益的衰减。
-
公开(公告)号:CN105743507B
公开(公告)日:2018-09-18
申请号:CN201610075093.3
申请日:2016-02-02
Applicant: 东南大学
Abstract: 本发明公开了一种应用于流水线型ADC的低功耗比较器,包括第一级预放大电路、第二级放大电路和锁存电路;所述第一级预放大电路由三个PMOS管和两个NMOS管组成,第一级预放大电路的尾电流管和负载管在采样时钟控制下工作,第一级预放大电路输出到第二级放大电路进一步放大;第一级预放大电路在采样时钟下降沿到来时开启,在采样时钟下降沿结束时关断,并且在保持相到来前完成锁存,利用两相非交叠时间完成比较工作;第二级放大电路在采样时对锁存电路进行复位,在采样结束时对第一级预放大电路输出信号进一步放大并将放大后的信号发送给锁存电路。相比于传统的比较器,本案的比较器具有零静态功耗低特点。
-
公开(公告)号:CN108540131A
公开(公告)日:2018-09-14
申请号:CN201810203659.5
申请日:2018-03-13
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种适用于非环路结构SAR ADC的乱序及校准方法,包括:对ADC中参考比较器进行前台校准,包括:对参考比较器的正输入端和负输入端进行比较,根据该比较结果增加电压值以补偿失调;在每个转换周期下对比较器进行乱序操作,采用伪随机数序列选取一个来比较第二次转换的MSB位;对乱序操作后的比较器进行校准,包括:判断当前比较周期是否为LSB位的比较,及在判断为LSB位比较时,对参考比较器和LSB位比较器的输出结果对比,根据对比结果增加LSB位比较器输入的校准电压。本发明通过比较乱序后的LSB位比较器与固定的参考比较器输出结果的不同来进行校准,不会增加额外的时间,加快了校准算法收敛的速度。
-
公开(公告)号:CN108540106A
公开(公告)日:2018-09-14
申请号:CN201810278719.X
申请日:2018-03-30
Applicant: 东南大学
IPC: H03H11/38
Abstract: 本发明公开了一种电流模射频带通滤波器,属于集成电路领域。该射频滤波器由全通跨导单元和带阻跨导单元组成。输入信号分别通过输入跨导管源极串联电阻和N相滤波器构造全通和带阻特性;输入电压经跨导单元转变成电流,电路工作在电流模式下,能有效地避免出现较大的电压摆幅;在输出端两路电流反向叠加,构成射频带通滤波器,达到滤除阻塞,放大信号的作用。该电流射频滤波器应用于无声表面射频接收机中。相比于其他射频带通滤波器,该电流射频滤波器能够耐受更强的带外阻塞干扰和更高的阻塞抑制率。
-
公开(公告)号:CN107944099A
公开(公告)日:2018-04-20
申请号:CN201711104424.2
申请日:2017-11-10
Applicant: 东南大学
IPC: G06F17/50
CPC classification number: G06F17/5063
Abstract: 本发明公开了一种高速高精度比较器电路设计,包括第一级可再生放大电路、第二级正反馈锁存电路。该比较器通过在第一级预放大的过程中使用再生电路使得比较器第一级输出信号幅度在更短的时间内达到第二级正反馈锁存级能识别的程度,使得比较器的速度得到提高,从而能应用在高速ADC(模数转换器)中。第二级正反馈锁存级采用两个反相器隔离了比较器的第一级和第二级,改善了第一级可再生放大电路的增益,使比较器的等效输入失调电压降低。另外,相较于在ADC中使用的二阶动态比较器,本发明的比较器负载驱动能力更强,延迟对输入信号差值的变化更不敏感。
-
公开(公告)号:CN107807707A
公开(公告)日:2018-03-16
申请号:CN201711114417.0
申请日:2017-11-13
Applicant: 东南大学
IPC: G05F1/56
CPC classification number: G05F1/561
Abstract: 本发明公开一种多路径高压摆率环路运放电路的实现方法,包括三极级联反向器;添加一辅助路径,在环路运放抽取的过程中,辅助路径工作,增加压摆率;在小信号建立过程中,辅助路径停止工作,避免产生大的过冲。本发明还公开一种多路径高压摆率环路运放电路,包括三级级联反向器;还包括一个带偏置的反向器,所述带偏置的反向器与三级级联反向器连接。此种技术方案通过添加辅助路径,提高环路运放的压摆率,同时不影响环路运放的稳定性。
-
-
-
-
-
-
-
-
-