-
公开(公告)号：CN104681713A
公开(公告)日：2015-06-03
申请号：CN201410844151.5
申请日：2014-12-25
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明提出了一种各向异性磁阻及提升各向异性磁阻Z轴敏感度的制备方法，在形成常规的Z轴垂直磁阻之后，接着在垂直磁阻的表面形成刻蚀阻挡层，接着，在刻蚀阻挡层的表面形成补偿磁阻，接着刻蚀区域位于基片表面上的补偿磁阻，保留位于沟槽侧壁上的补偿磁阻，从而在不增加表面磁阻厚度的情况下，增加沟槽侧壁上的补偿磁阻的厚度，并且刻蚀阻挡层并不影响磁场的通过，不会影响各向异性磁阻的性能。
-
公开(公告)号：CN104505460A
公开(公告)日：2015-04-08
申请号：CN201410844129.0
申请日：2014-12-25
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L43/12
Abstract: 本发明提出了一种3轴各向异性磁阻的制备方法，第一次刻蚀仅对沟槽底部表面的磁性材料进行刻蚀，不再同时对沟槽底部表面及基片表面进行刻蚀，避免了刻蚀速率不同造成基片表面被过刻蚀，然后进行第二次刻蚀，对位于基片表面的磁性材料进行刻蚀，形成平面磁阻与垂直磁阻的同时，在两者之间形成间距，从而形成3轴各向异性磁阻。可见，将沟槽和基片表面的磁性材料分开刻蚀，避免了过刻蚀现象，确保形成的3轴各向异性磁阻的性能。
-
公开(公告)号：CN119361524A
公开(公告)日：2025-01-24
申请号：CN202411312724.X
申请日：2024-09-20
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 王俊杰
IPC: H01L21/762
Abstract: 本发明提供一种后有源区形成深沟槽隔离结构的方法，提供衬底，在衬底上形成第一硬掩膜层，利用光刻、刻蚀的方法在第一硬掩膜层及其下方的衬底上形成浅沟槽，之后在浅沟槽中形成浅沟槽隔离以定义出有源区；在浅沟槽隔离、第一硬掩膜层上形成第二硬掩膜层；在第二硬掩膜层及其下方的浅沟槽隔离、衬底上形成贯通的深沟槽；在深沟槽和第二硬掩膜层上形成保护层，之后在保护层上形成多晶硅层；利用热氧化的方法将多晶硅层形成为氧化层，之后研磨浅沟槽隔离至所需高度上。本发明工艺的窗口大，不容易产生膜层残留，不需要设定深沟槽隔离到有源区间隔，深沟槽隔离结构尺寸小。
-
公开(公告)号：CN117383509A
公开(公告)日：2024-01-12
申请号：CN202311424361.4
申请日：2023-10-30
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明提供了一种用于改善共晶键合工艺质量的方法及结构，应用于半导体制造技术领域中。具体的，由于本发明实施例中的用于共晶键合所述第一晶圆和第二晶圆的第一键合材料层和第二键合材料层的图形结构不同，即，一个是一组条形结构或方块阵列结构，而另一个是平面结构，从而在二者进行共晶键合的过程中，让其中一个所述键合材料层的图形结构被另一个键合材料层的图形结构包围，进而让其原子从现有技术中的一维扩散变成二维扩散，从而抑制共晶键合后形成的共晶键合层在所述二种键合材料层的界面处发生空洞的问题，即提高了共晶键合后形成的共晶键合层的致密度。
-
公开(公告)号：CN116721965A
公开(公告)日：2023-09-08
申请号：CN202310721137.5
申请日：2023-06-19
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/762
Abstract: 本发明公开了一种基于SOI衬底的DTI隔离形成工艺，在SOI衬底上进行刻蚀形成DTI沟槽，DTI沟槽底部没有硅残留；在所述的DTI沟槽中进行一定厚度的第一次的多晶硅膜层的淀积，所述的多晶硅膜层覆盖DTI沟槽的侧壁及底部，以及所述SOI衬底的表面；所述的DIT沟槽底部淀积的多晶硅膜层与SOI衬底中的氧化层接触；对所述的第一次淀积的多晶硅膜层进行氧化工艺，使所述多晶硅膜层全部转化为氧化膜层；对所述DTI沟槽进行第二次的多晶硅膜层淀积，将所述DTI沟槽的剩余空间填充满多晶硅。通过该工艺方法氧化膜与SOI衬底的氧化层完全包围隔离环，不会形成空洞，从而形成良好的隔离介质。
-
Patent Agency Ranking
公开(公告)号：CN115180588A
公开(公告)日：2022-10-14
申请号：CN202210758698.8
申请日：2022-06-29
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本申请公开了一种用于测量对准偏差的测试结构，包括：硅立方体，其顶层形成有第一键合材料层，其形成于介质薄膜上，介质薄膜形成于第一晶圆上；第二键合材料层，其形成于所述第二晶圆上；其中，从俯视角度观察，测试区域包括中心区域，硅立方体形成于测试区域中的第一区域和第二区域，第一区域中形成有多个硅立方体，第二区域形成有多个硅立方体，第一区域位于中心区域的上方，第二区域位于中心区域的右方，第一区域中的每个硅立方体相互平行，第二区域中的每个硅立方体相互平行，第二键合材料层为矩形。本申请能够通过检测导通的硅立方体对传感器晶圆的对准偏差进行测量，提高了对对准精度的监控的精确度。
-
公开(公告)号：CN109473486A
公开(公告)日：2019-03-15
申请号：CN201811216535.7
申请日：2018-10-18
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L29/94 , H01L21/329
Abstract: 本发明提供了一种电容器结构及其制作方法，通过刻蚀衬底形成若干具有高深宽比的沟槽，以剩余衬底作为电容的第一极板，然后在所述沟槽内壁形成电容介质层，最后于所述沟槽内形成导电层作为电容的第二极板。本发明提供的电容器结构的制作方法，可通过调节沟槽的刻蚀深度，增大电容的有效面积，进而提高电容器单位面积上的电容密度。而且本发明工艺步骤简单，与现有CMOS工艺流程匹配，有效降低生产成本。
-
公开(公告)号：CN103420328B
公开(公告)日：2016-06-01
申请号：CN201310385749.8
申请日：2013-08-29
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 王俊杰
IPC: B81C1/00
Abstract: 本发明提供了一种AMR（Anisotropic Magneto-resistance）MEMS制造方法。本发明的AMR MEMS制造方法包括：在硅片上直接形成SiN膜层；在SiN膜层上直接形成AMR材料层；在AMR材料层上直接形成金属层；刻蚀金属层以在金属层中形成凹槽；针对所述凹槽的位置刻蚀AMR材料层；沉积SiN覆盖层，并且对所述凹槽两侧的金属层上的SiN覆盖层进行刻蚀以形成金属凹槽，并在金属凹槽中填充金属以形成接触孔连接金属层。
-
公开(公告)号：CN104401929B
公开(公告)日：2016-05-11
申请号：CN201410667914.3
申请日：2014-11-20
Applicant: 上海华虹宏力半导体制造有限公司
IPC: B81B7/00
Abstract: 本发明提供了一种用于融合键合晶片的键合结构及锚点结构。用于融合键合晶片的键合结构包括：用于将框架内的器件与外界隔离的键合框架、布置在键合框架内的用于防止运动部件的运动过量的阻挡部件、以及布置在键合框架内的用于键合连接的锚点；其中，所述锚点包括由多个锚点分块组成的矩阵结构，而且其中，所述多个锚点分块中的每一个锚点分块与相邻锚点分块由浅沟槽隔开。根据本发明优选实施例的用于融合键合晶片的锚点结构将原来的整体锚分成多个小块，由此使得锚的边缘数量变多，从而使得能够进行有效键合的长度变大，由此改进键合强度。
-
公开(公告)号：CN118039615A
公开(公告)日：2024-05-14
申请号：CN202410131554.9
申请日：2024-01-31
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L23/64
Abstract: 本发明公开了一种超高压电阻，所述的超高压电阻形成于半导体衬底中的深沟槽中；所述的深沟槽的内壁附着一层具有一定厚度的呈U型的绝缘介质层，然后所述的绝缘介质层上再附着一层掺杂的呈U型的多晶硅层，最后再以绝缘介质层将其填充满。所述的多晶硅层构成所述的超高压电阻的主体，最后以接触孔引出所述的多晶硅层形成所述超高压电阻的电极；本发明超高压电阻能够通过调节绝缘介质层的不同的厚度控制所需要的电阻耐压，不会受限于器件耐压，耐压可达千伏以上。并且，采用BCD工艺方法，LOCOS工艺和STI工艺都可以采用，不受限于工艺节点，制程简单，应用广泛。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.064 seconds)
