一种内存控制器刷新优化方法、装置、设备和存储介质

    公开(公告)号:CN111158585A

    公开(公告)日:2020-05-15

    申请号:CN201911183357.7

    申请日:2019-11-27

    发明人: 陈伟杰

    IPC分类号: G06F3/06

    摘要: 本发明涉及计算机内存控制器访问优化技术领域,具体涉及一种内存控制器刷新优化方法、装置、设备和存储介质。一种内存控制器刷新优化方法,该方法包括:如果所述内存控制器访存调度单元中未完成的读写请求操作数量小于第一阈值TH1,则确定采用预刷新策略,在Bank级颗粒度提前发出刷新命令;如果调度单元中未完成的读写请求操作数量大于第二阈值TH2,则确定采用后刷新策略,在Bank级颗粒度推迟发送刷新命令。此外,利用sub-array数量远大于Bank数量的特征及局部性特征,进一步采用基于sub-array层次的、细颗粒度刷新和访存并发执行策略,可极大可能地减少访存命令和刷新操作的冲突,进而提升片上系统的整体性能。

    一种局域网即时通信网络节点异常离线的处理方法及系统

    公开(公告)号:CN110460500A

    公开(公告)日:2019-11-15

    申请号:CN201910848760.0

    申请日:2019-09-09

    发明人: 张华 胡康桥

    摘要: 本发明实施例公开了一种局域网即时通信网络节点异常离线的处理方法、系统及设备,包括:在本地建立实时在线列表和异常离线列表;获知实时在线列表中存在异常离线的网络节点的信息;将所述异常离线的网络节点从本地的实时在线列表中删除,并将所述异常离线的网络节点加入本地的异常离线列表当中;向实时在线列表中的其他网络节点发布预警广播,在预警广播中公告所述异常离线的网络节点;接收实时在线列表中其他网络节点发布的预警广播。与现有技术相比,本发明能够发现即时通信网络节点异常离线的情况,并把离线情况广播给其他参与即时通信的网络节点,避免广播风暴,减少流量开销和网络功耗。

    一种隐藏式资信证明方法、装置、系统及存储介质

    公开(公告)号:CN110378708A

    公开(公告)日:2019-10-25

    申请号:CN201910672545.X

    申请日:2019-07-24

    发明人: 张华 胡康桥

    IPC分类号: G06Q30/00 H04L29/06

    摘要: 本发明实施例公开了一种隐藏式资信证明方法、装置、系统及存储介质,涉及信息安全领域,该方法包括:甲方利用加密函数对资产阈值S进行加密;当事人选取随机值对资产阈值S和实际资产值X进行计算,得出资产阈值S和实际资产值X的函数值;甲方对资产阈值S和实际资产值X进行解密,比较资产阈值S和实际资产值X的大小,以便对当事人的实际资产值X进行评估。本发明实施例能够解决现有的资信证明方案存在泄漏当事人财产隐私的问题。

    一种修复ROM内部少量数据错误的方法和装置

    公开(公告)号:CN110058951A

    公开(公告)日:2019-07-26

    申请号:CN201910335358.2

    申请日:2019-04-24

    发明人: 丁明耀

    IPC分类号: G06F11/07

    摘要: 本发明实施例公开了一种修复ROM内部少量数据错误的方法和装置,涉及ROM修复技术领域,本发明在系统总线读取ROM的通道中增加读控制模块,当ROM中少量数据需要修改或存在错误时,通过系统寄存器和增加较少的电路逻辑,对ROM中少部分需要替换的数据在系统总线读取ROM的过程中通过读控制模块进行替换,从而实现在不改变ROM中的数据的情况下就能修复错误或实现修改。相对于现有技术,本发明不需要一块备份的ROM去修复ROM中的错误,不用增加芯片面积且节约成本;在因工艺原因导致ROM内部少量地址空间错误时,可通过本发明中的技术方案去修复,提高良品率。

    一种基于蓝牙信号RSSI的室内定位方法

    公开(公告)号:CN109782227A

    公开(公告)日:2019-05-21

    申请号:CN201910126827.X

    申请日:2019-02-20

    发明人: 贾晓玮 张威森

    IPC分类号: G01S5/14 H04B17/318 H04W64/00

    摘要: 本发明实施例公开了一种基于蓝牙信号RSSI的室内定位方法,所述方法包括以下步骤:在定位场地部署N个蓝牙基站并获取蓝牙基站的坐标;在定位点设置蓝牙信号源,采集N个蓝牙基站的蓝牙信号RSSI值;根据计算模型d=10((ABS(RSSI)-A)/(10*n)),分别计算每个蓝牙基站与蓝牙信号源的距离d,其中A为测得的蓝牙基站距离蓝牙信号源1m处的蓝牙信号强度,n为环境衰减因子;根据距离蓝牙信号源d值最小的三个蓝牙基站的距离d值和坐标,通过拟牛顿算法计算得到定位点的坐标,新算法避免了求解病态方程组的情况,保证了定位坐标的准确性,同时相比于传统的牛顿算法,计算过程简化,提高了运算速度。

    差分时钟信号驱动电路
    46.
    发明授权

    公开(公告)号:CN118316438B

    公开(公告)日:2024-10-15

    申请号:CN202410741217.1

    申请日:2024-06-11

    摘要: 本申请提供的差分时钟信号驱动电路,涉及电路领域。该差分时钟信号驱动电路包括驱动电路和低功耗高速电流控制逻辑电路,驱动电路与低功耗高速电流控制逻辑电路连接;驱动电路,包括多个使能端以及多对差分信号传输通路,多个使能端与多对差分信号传输通路一一对应,多对差分信号传输通路中的至少一对差分信号传输通路,基于相应使能端的控制,向低功耗高速电流控制逻辑电路输出差分驱动信号;低功耗高速电流控制逻辑电路,包括并联设置的多组晶体管,多组晶体管中的至少一组晶体管,基于差分驱动信号的控制导通,以生成差分时钟信号。实施本申请提供的技术方案,可以实现同一个LP‑HCSL匹配多种输出阻抗的场景,提高了LP‑HCSL的灵活性。

    一种连续时间线性均衡CTLE电路

    公开(公告)号:CN118264511A

    公开(公告)日:2024-06-28

    申请号:CN202410675661.8

    申请日:2024-05-29

    IPC分类号: H04L25/03 H03G3/30 H04L5/22

    摘要: 本发明提供的一种连续时间线性均衡CTLE电路,采用CMOS源极跟随结构或双极型晶体管基极跟随结构,将端接电路的电源电压降低以得到预期的共模电压VCM,为下一级电路提供共模信号。并采用跨接电容提供一个额外的零点,以提高带宽。以及采用中频补偿结构,同时实现中频补偿和DC增益的调节,且结构简单,可以用较小的面积、功耗来实现。

    一种适于大电容负载的class-AB结构电压缓冲器

    公开(公告)号:CN116707467A

    公开(公告)日:2023-09-05

    申请号:CN202310973317.2

    申请日:2023-08-04

    发明人: 王鑫 胡康桥

    IPC分类号: H03F3/68 H03F1/56

    摘要: 本申请公开了一种适于大电容负载的class‑AB结构电压缓冲器,以解决现有技术存在的稳定性不够理想、相位补偿电路占据较大面积等问题。该电压缓冲器中,第一MOS管的栅极作为电压缓冲器的输入端,第二MOS管的漏极作为电压缓冲器的输出端,并设置有并联的第一支路和第二支路,分别经电容C1、电阻R1接地;设第一MOS管的漏极与第二MOS管的栅极之间的结点为第一结点,则在第一MOS管的漏极与所述第一结点之间还设置有第二结点,自所述第二结点引出第三支路依次经电阻Rm、电容Cm串联接地,作为零极点对补偿结构,从而极大地提高了系统稳定性,且占用电路面积很小、成本较低。

    差分信号驱动电路及选择差分信号驱动电路的方法

    公开(公告)号:CN116208142B

    公开(公告)日:2023-08-29

    申请号:CN202310491655.2

    申请日:2023-05-05

    IPC分类号: H03K19/0175

    摘要: 本申请涉及一种差分信号驱动电路及选择差分信号驱动电路的方法,包括:第一预驱动部件、高速驱动单元和低速驱动单元;所述第一预驱动部件将两路第一差分信号预驱动后,选择所述高速驱动单元或低速驱动单元用于再次驱动;所述高速驱动单元,包括第二预驱动部件和主驱动单元;所述第二预驱动部件,用于将所述第一预驱动部件驱动后的第二差分信号再次驱动,以及还用于选择所述主驱动单元的输出模式;所述主驱动单元将所述第二预驱动部件输出的第三差分信号驱动输出;所述高速驱动单元的输出模式,包括:多种低压差输出模式;所述低速驱动单元的输出模式,包括:一种低压差输出模式。本申请具有在有限的芯片面积上,集成多种驱动输出模式的效果。

    电压模式驱动方法及电路
    50.
    发明公开

    公开(公告)号:CN116225197A

    公开(公告)日:2023-06-06

    申请号:CN202310504845.3

    申请日:2023-05-08

    IPC分类号: G06F1/32 G06F1/3237

    摘要: 本申请涉及时钟接口驱动的领域,尤其涉及一种电压模式驱动方法及电路。其包括主电源电压管理模块,用于给多路从属电源电压管理模块分别提供导通电压;多路从属电源电压管理模块,用于同时或分时给多路时钟接口提供驱动电压;控制开关,用于控制多路从属电源电压管理模块各自的导通或断开。本申请具有在节省了驱动电路功耗的情况下,不影响驱动电路的驱动性能的效果。