公开(公告)号：CN1516260A

公开(公告)日：2004-07-28

申请号：CN02157188.0

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762

CPC classification number: H01L21/76232 ,  H01L21/76235 ,  H01L29/78

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN1145208C

公开(公告)日：2004-04-07

申请号：CN00117939.X

申请日：2000-06-01

Applicant: 株式会社日立制作所

Inventor： 石塚典男 ,  三浦英生 ,  池田修二 ,  吉田安子 ,  鈴木範夫 ,  渡部浩三 ,  金光賢司

IPC: H01L21/762

CPC classification number: H01L21/76232 ,  H01L29/0657

Abstract: 在衬底上形成衬垫氧化膜和防氧化膜，除去部分防氧化膜和衬垫氧化膜露出衬底，后退衬垫氧化膜，刻蚀衬底露出面，形成规定深度沟槽，后退衬垫氧化膜，氧化沟槽部分，向其内部埋入埋入绝缘膜，除去防氧化膜上的埋入绝缘膜和防氧化膜，除去衬垫氧化膜，在氧化沟槽部分前，各向同性刻蚀和后退衬垫氧化膜使沟槽上端部分圆角化具有曲率，使氧化工序仅仅进行1次，制造不会使沟槽上端部分的晶体管的电性不合格的半导体装置。

公开(公告)号：CN1471173A

公开(公告)日：2004-01-28

申请号：CN03148711.4

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  联晶半导体股份有限公司

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L29/78 ,  H01L27/115 ,  H01L21/8247 ,  G11C16/02

CPC classification number: H01L27/11526 ,  H01L21/28123 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/105 ,  H01L27/11546

Abstract: 本发明的目的在于提供可以有效地抑制在衬底上产生的晶体缺陷，性能良好的半导体器件和制造方法。其特征在于包括：半导体衬底，具有上述半导体衬底上形成的沟和埋入到上述沟内的埋入绝缘膜的元件隔离区，和与上述元件隔离区相邻接且形成有栅极绝缘膜和栅极绝缘膜上边的栅极电极的有源区域，上述栅极电极的至少一部分位于上述元件隔离区上边，且存在有上述栅极电极的第1元件隔离区的上述埋入绝缘膜的上侧的第1端面，位于比不存在上述栅极电极膜的第2元件隔离区的上述埋入绝缘膜的第2端面更往上边的区域。

公开(公告)号：CN1112727C

公开(公告)日：2003-06-25

申请号：CN98802666.X

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN1248792A

公开(公告)日：2000-03-29

申请号：CN99120217.1

申请日：1999-09-17

Applicant: 株式会社日立制作所

Inventor： 河野龙治 ,  有贺昭彦 ,  三浦英生 ,  太田裕之 ,  远藤喜重 ,  金丸昌敏 ,  细金敦 ,  田中伸司 ,  伴直人 ,  青木英之

IPC: H01L21/822 ,  H01L21/66 ,  H01L21/68

CPC classification number: H01L21/6836 ,  H01L22/20 ,  H01L2221/68327 ,  H01L2924/0002 ,  H01L2924/014 ,  H01L2924/00

Abstract: 半导体器件的制造方法、有效检查由切割分离的分立LSI芯片的半导体器件的检查方法以及在所述方法中使用的夹具。从半导体晶片上切割大量的LSI芯片之后,在检查步骤中,使用由热膨胀系数近似等于LSI芯片的材料形成的所述夹具重新排列和集成预定数量的芯片,在随后的检查步骤中,对集成的预定数量的芯片进行预定的检查工艺,由此可以提高检查效率并减少检查成本。

公开(公告)号：CN1230776A

公开(公告)日：1999-10-06

申请号：CN99104394.4

申请日：1999-03-26

Applicant: 株式会社日立制作所

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  吉田安子

IPC: H01L21/76

CPC classification number: H01L21/76232

Abstract: 在具有SGI构造的半导体元件中,在假定元件形成区域的宽度(有源区宽度)为D(微米),SGI的沟氧化量为T(微米)和沟的下端部分的曲率半径为R时,对D、T、R进行选择使得它们满足D

公开(公告)号：CN1161573A

公开(公告)日：1997-10-08

申请号：CN96123443.1

申请日：1996-11-14

Applicant: 株式会社日立制作所

Inventor： 轰原广见 ,  三浦英生 ,  铃树正恭 ,  西原晋治 ,  池田修二 ,  佐原政司 ,  石田进一 ,  阿部宏美 ,  荻岛淳史 ,  内山博之 ,  阿部园子

IPC: H01L27/108 ,  H01L23/52 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L29/7845 ,  H01L23/485 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，具有硅基片、电布线用金属、开在形成于硅基片上的绝缘膜上并用于硅基片和电布线用金属连接的多个接触孔、形成于该接触孔内部的硅化钛膜，其特征是，硅化钛膜的膜厚为10nm-120nm，最好是20nm-84nm，通过该硅化钛膜连接半导体区域和电布线用金属。

公开(公告)号：CN101908480A

公开(公告)日：2010-12-08

申请号：CN201010197514.2

申请日：2010-06-03

Applicant: 株式会社日立制作所

Inventor： 小藤直行 ,  三浦英生

IPC: H01L21/3105

CPC classification number: H01L21/31138 ,  H01L21/0273

Abstract: 本发明提供一种半导体器件的制造方法，具有对具备有机材料的掩模的试样进行等离子体处理的工序，其特征在于：上述等离子体处理包括利用含有氟、氧、氮中的任意一种或全部的气体进行等离子体处理的第一工序；和利用不含有氟、氧、氮中任何一种而含有稀有气体的气体进行上述等离子体处理的第二工序，反复进行上述第一工序和上述第二工序。利用本发明，能够解决由于等离子体处理而产生的抗蚀剂掩模倾斜的问题。

公开(公告)号：CN100521146C

公开(公告)日：2009-07-29

申请号：CN03130602.0

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762 ,  H01L21/31

CPC classification number: H01L21/76232 ,  H01L21/76235 ,  H01L29/78

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN101009258A

公开(公告)日：2007-08-01

申请号：CN200710006751.4

申请日：1999-09-17

Applicant: 株式会社日立制作所

Inventor： 清水浩也 ,  西村朝雄 ,  宫本俊夫 ,  田中英树 ,  三浦英生

IPC: H01L23/485 ,  H01L23/50 ,  H01L23/552 ,  H01L23/64 ,  H01L23/66

CPC classification number: H01L24/10 ,  H01L23/50 ,  H01L23/5286 ,  H01L23/552 ,  H01L23/645 ,  H01L23/66 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05569 ,  H01L2224/05571 ,  H01L2224/05572 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 提供可靠性高，能够以低噪声进行高速动作的半导体装置。在同一个面内形成电源布线1003a、接地布线1003b和电信号布线1003c，与信号布线至少一部分的两侧相邻地形成电源布线或者接地布线。