-
公开(公告)号：CN102546289A
公开(公告)日：2012-07-04
申请号：CN201110384031.8
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种保证以太网正常通信的设备和方法，基于fpga芯片，所述设备包括：发送端口、接收端口、控制电路和自协商检测电路。所述方法包括(1).判断是否完成comma对齐；(2).从所述发送端口发送FLP的第一种数据脉冲，若接收端口接收到，则在自协商成功后转到步骤3；否则认为对端不具备自协商功能，也转到步骤3；(3).监测链路中的信息，如果检测到自协商序列数据脉冲，则跳到步骤2，并启动所述缓冲区。本发明提供的保证以太网正常通信的设备和方法，无论是上电初始化还是正常通信情况下，都对FLP脉冲进行分析，保证链路通信的正常和可靠性。
-
公开(公告)号：CN102541779B
公开(公告)日：2015-07-08
申请号：CN201110383370.4
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: G06F13/28
Abstract: 本发明提供了一种提高多数据缓冲区DMA效率的系统和方法，包括：(1)当应用程序向数据缓冲区填入数据时，缓冲区的相关信息通过主机IO总线送往网卡并存储在数据缓冲区信息管理模块。(2)数据缓冲区信息管理模块检测到数据缓冲区中有数据需要发送时，就从缓冲区相关信息中提取出待发送数据的地址和长度，并送往DMA请求队列。(3)DMA请求队列将对数据块的请求组织为一个或多个符合主机IO总线要求的DMA请求，并发送到主机。(4)主机的DMA控制器响应接收到的DMA请求，将被请求的数据通过主机IO总线发送网卡上。本发明提供的提高多数据缓冲区DMA效率的系统和方法，基于非描述符机制的多队列DMA引擎，提高主机IO总线的利用率和报文发送速度。
-
公开(公告)号：CN102546290B
公开(公告)日：2015-02-18
申请号：CN201110384035.6
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L12/26
Abstract: 本发明提供了一种10Gbps网络流量下测试TCP并发连接的测试装置，包括主机和与其通过PCIe总线连接的测试单元；所述测试单元包括：与所述主机连接的PCIe控制器，与所述PCIe控制器连接的并发测试单元；所述并发测试单元包括：依次连接的TxDuplicate电路、TxAddPayload电路和10G以太网控制器。本发明提供的10Gbps网络流量下测试TCP并发连接的测试装置，基于fpga实现，以简单可靠的方式实现千万级别并发流的测试，而且可以减少测试的时间。
-
公开(公告)号：CN102082688B
公开(公告)日：2014-08-13
申请号：CN201010611748.7
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种软硬件结合实现TCP乱序缓冲区管理的方法。硬件负责乱序缓冲区的申请和使用，软件负责乱序缓冲区的释放，硬件网卡接收到乱序TCP报文后，申请乱序缓冲区，并通知软件TCP连接发生了乱序，接口库软件处理乱序TCP连接时，把乱序缓冲区串联到一个链表中，需要删除乱序缓冲区时，软件查找链表，并通知硬件释放缓冲区。本发明实现了大容量TCP乱序缓冲区管理，使TCP卸载系统可以在高速网络上进行乱序重排。
-
公开(公告)号：CN102404222B
公开(公告)日：2014-07-23
申请号：CN201110383669.X
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种支持多端口的网络数据报文统计系统，支持多端口的网络数据报文统计系统，其包括：报文触发电路和统计输出电路，所述统计系统包括统计设备，所述报文触发电路、所述统计设备和所述统计输出电路依次连接；所述报文统计系统利用型号为lx130t的fpga芯片。本发明提供的支持多端口的网络数据报文统计系统，可以对数据报文进行无遗漏的统计。
-
Patent Agency Ranking
公开(公告)号：CN102520710B
公开(公告)日：2014-05-28
申请号：CN201110383700.X
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: G05B23/02
Abstract: 本发明提供了一种FPGA控制设备的检测装置和方法，检测装置包括：内存网卡单元和FPGA，所述内存网卡单元包括内存和PHY；所述FPGA包括：分别对所述内存和所述PHY进行控制的内存控制器和MAC控制器，与所述内存控制器和所述MAC控制器分别连接的内存检测模块和MAC检测模块，以及分别与所述内存检测模块和所述MAC检测模块连接的结果汇总模块；检测方法以地址线走1、地址线走0、数据线走1、数据线走0的方式对所述内存进行检测，以单burst的方式对内存存储区块进行检测。本发明提供的FPGA控制设备的检测装置和方法可有效定位可能存在的硬件故障，验证各控制通路的正确性。
-
公开(公告)号：CN102495359B
公开(公告)日：2014-04-23
申请号：CN201110413599.8
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
IPC: G01R31/3185
Abstract: 本发明提供了一种FPGA调试系统和方法，所述系统包括FPGA待测逻辑模块、信号采集单元模块、触发条件电路单元模块和数据传输单元模块，其信号采集单元模块采集FPGA待测逻辑模块传输来的触发信号，同时触发条件电路单元模块控制信号采集单元模块的信号采集停止；所述方法，增加了调试用的触发条件电路单元以及采集关键信号用的信号采集单元。本发明提供的FPGA调试系统和方法，去掉调试时的外界电缆，使用起来比较方便；而且可以利用FPGA外界的大容量存储资源，增大条件触发之后所能分析的数据量，有利于更快的定位问题。
-
公开(公告)号：CN103605542A
公开(公告)日：2014-02-26
申请号：CN201310581145.0
申请日：2013-11-18
Applicant: 曙光信息产业(北京)有限公司
Inventor： 张英文
Abstract: 本发明公开了一种FPGA配置文件的在线升级装置，该装置包括：存储处理模块，具有存储单元和控制单元；总线切换模块，用于在控制单元的控制下，分别连通或断开第一通路和第二通路；FPGA，用于将最新的配置文件写入到存储单元中，并且还用于在控制单元的控制下，从存储单元中重新载入更新后的配置文件，进行配置；时钟提供模块，用于在进行在线升级时，为存储处理模块和FPGA提供时钟频率，时钟频率用于为存储处理模块和FPGA的工作提供工作节拍。本发明实现了利用较少的元器件完成对PFGA配置文件的在线更新，避免了FPGA配置文件在线升级时需要额外物理资源的情况发生，降低了FPGA配置文件在线升级时的投入成本。
-
公开(公告)号：CN102521356A
公开(公告)日：2012-06-27
申请号：CN201110415194.8
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
IPC: G06F17/30
Abstract: 本发明提供一种基于确定有限状态自动机的正则表达式匹配设备和方法，所述设备包括：包派发器和结果收集模块，所述正则表达式匹配系统包括：匹配单元和与其连接的存储单元；所述匹配单元分别与所述包派发器和所述结果收集模块连接。所述方法包括，首先将每个状态的转移表分解为字符替换表和简化状态表，分解之后，很多状态具有相同的字符替换表，这些状态间可共享；此外，很多状态有相似的字符替换表，将少数跳转提取出来后，这些状态也可共享相同的字符替换表。本发明提供的基于确定有限状态自动机的正则表达式匹配设备和方法，大大减少了存储DFA需要的存储空间，在有限的空间内可以存储较多的正则表达式。
-
公开(公告)号：CN102520710A
公开(公告)日：2012-06-27
申请号：CN201110383700.X
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: G05B23/02
Abstract: 本发明提供了一种FPGA控制设备的检测装置和方法，检测装置包括：内存网卡单元和FPGA，所述内存网卡单元包括内存和PHY；所述FPGA包括：分别对所述内存和所述PHY进行控制的内存控制器和MAC控制器，与所述内存控制器和所述MAC控制器分别连接的内存检测模块和MAC检测模块，以及分别与所述内存检测模块和所述MAC检测模块连接的结果汇总模块；检测方法以地址线走1、地址线走0、数据线走1、数据线走0的方式对所述内存进行检测，以单burst的方式对内存存储区块进行检测。本发明提供的FPGA控制设备的检测装置和方法可有效定位可能存在的硬件故障，验证各控制通路的正确性。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.03 seconds)
