公开(公告)号：CN106528919A

公开(公告)日：2017-03-22

申请号：CN201610855824.6

申请日：2016-09-27

Applicant: 北京深维科技有限公司

Inventor： 耿嘉 ,  樊平

IPC: G06F17/50

Abstract: 本发明涉及一种基于集合划分的并行布线方法，本发明实施例所提供方法包括：启动主线程，根据布局的物理位置信息将所有线网进行划分获得n个集合，并将n个集合加入第一队列中；其中，集合用Si表示，i为正整数；启动k-1个子线程，并利用主线程以及k-1个子线程完成第一队列中集合Si的布线，并更新布线资源占用信息；判断第一队列是否为空，若不为空，则继续完成第一队列其余集合的布线；若为空，则结束布线。本发明实施例提供的基于集合划分的并行布线方法，基于集合划分采用多线程并行布线的方法对处理器进行布线，该方法适用于单核以及多核处理器布线过程，提高了布线的速度，简化了布线过程。

公开(公告)号：CN106503296A

公开(公告)日：2017-03-15

申请号：CN201610848736.3

申请日：2016-09-23

Applicant: 北京深维科技有限公司

Inventor： 耿嘉 ,  樊平

IPC: G06F17/50

Abstract: 本发明涉及一种基于白盒的工艺映射方法及装置，本发明实施例所提供的方法包括：将RTL级网表逻辑综合成结构化门级网表；遍历门级网表，获取门级网表中所包含的多个白盒；为每个白盒添加门级网表的实现，并为每个白盒生成时延表；根据门级网表、多个白盒以及分别对应多个白盒的多个时延表进行工艺映射，并计算工艺映射后的门级网表的逻辑时延和关键路径。本发明实施例所提供方法，将门级网表中的算术逻辑单元识别为白盒，并用标准的组合逻辑门电路进行表示，而后对整个网表进行工艺映射，提供了一种在工艺映射过程中通用的处理特殊功能单元模块的方法。

公开(公告)号：CN106407535A

公开(公告)日：2017-02-15

申请号：CN201610807066.0

申请日：2016-09-06

Applicant: 北京深维科技有限公司

Inventor： 耿嘉 ,  樊平

IPC: G06F17/50

CPC classification number: G06F17/5054

Abstract: 本发明实施例提供的基于现场可编程门阵列芯片的工艺映射方法，该方法可以通过对用户电路进行逻辑综合处理，获取结构级电路，该结构级电路包括宏单元。宏单元是至少具有运算逻辑行为和选择逻辑行为的功能单元。当现场可编程门阵列芯片架构中包括与宏单元相对应的功能模块时，将宏单元映射到功能模块上。该方法不仅可以最大限度的保留工艺映射算法的通用性，也可以快速支持多款新FPGA芯片架构各自不同的特性，从而降低了时间成本与空间(软件内存)成本，提高了FPGA整体芯片的最高工作频率fmax。

公开(公告)号：CN106383936A

公开(公告)日：2017-02-08

申请号：CN201610807949.1

申请日：2016-09-07

Applicant: 北京深维科技有限公司

Inventor： 张云哲 ,  耿嘉 ,  樊平

IPC: G06F17/50

Abstract: 本发明涉及一种FPGA存储器拆分方法，该方法根据RAM实例的实例尺寸以及FPGA芯片上存在的多种RAM原语的原语尺寸确定最小粒度，并根据最小粒度对RAM实例进行拆分获得原语矩阵，再合并原语矩阵的地址总线和/或数据总线获得由一种RAM原语组成的RAM实例。本发明实施例提供的拆分方法简单易实现、拆分结果接近或达到最优；并且拆分获得的RAM实例为规则的矩阵，极大地方便了后续的映射操作，也使得拆分与映射操作相对独立，当优化组合策略时，无需修改映射操作。