-
公开(公告)号：CN104252420B
公开(公告)日：2017-08-29
申请号：CN201310270239.6
申请日：2013-06-29
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/06
CPC classification number: G06F12/0811 , G06F12/0804 , G06F12/0866 , G06F12/0879 , G06F12/0897 , G06F12/109 , G06F2212/283 , G06F2212/657 , Y02D10/13
Abstract: 本发明实施例提供一种数据写入方法及内存系统，该方法适用于至少包括内存控制器与内存设备的内存系统，该方法包括：内存控制器接收高速缓存发送的变化信息，变化信息为高速缓存将最后一级缓存LLC的第一待写入高速缓存条Cache Line划分为至少一个数据块后，生成的指示各数据块上的数据是否发生变化的信息，内存控制器根据变化信息，对于数据发生变化的各变化数据块，向内存设备发送对应的列地址和数据，使内存设备对各变化数据块进行数据写入；对于数据未发生变化的数据块，不进行写入，从而实现对有效数据的快速写入，降低内存系统的能耗、提高内存系统的性能的目的。
-
公开(公告)号：CN105095116A
公开(公告)日：2015-11-25
申请号：CN201410211355.5
申请日：2014-05-19
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/12
Abstract: 本发明实施例提供一种缓存替换的方法、缓存控制器和处理器，所述方法包括：缓存控制器通过确定待替换缓存行的关联缓存池，关联缓存池中的各关联缓存行与待替换缓存行属于同一内存行，并且进一步根据关联缓存行的访问信息从关联缓存池中确定待写回缓存行，将待替换缓存行以及待写回缓存行中的数据一起写入内存。由于待替换缓存行和待写回缓存行属于同一内存行，因此，能够提高行缓存区的命中率，从而提高内存访问性能，另外，缓存控制器进一步根据关联缓存行的访问信息从关联缓存池中确定待写回缓存行，只将关联缓存池中的待写回缓存行写回内存，因此，能够减少内存的写次数，提高内存的使用寿命。
-
公开(公告)号：CN105094689A
公开(公告)日：2015-11-25
申请号：CN201410209672.3
申请日：2014-05-16
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F3/06
Abstract: 本发明实施例提供一种NVM页框初始化方法、装置和系统。NVM页框初始化方法，包括：确定是否需要对NVM中的页框中的数据进行部分初始化处理；若需要，则采用预设的处理策略对所述页框中部分位置的数据进行初始化处理。本发明实施例，在对NVM中的页框进行初始化时，可以先确定是否需要对NVM中的页框中的数据进行部分初始化处理，如果需要，则可以采用预设的处理策略对所述页框中部分位置的数据进行初始化处理，而非如现有技术对页框中的全部位置的数据进行初始化处理，从而尽可能降低对NVM的写操作次数，进而提高系统性能、缓解内存使用寿命，降低写操作能耗。
-
公开(公告)号：CN104252420A
公开(公告)日：2014-12-31
申请号：CN201310270239.6
申请日：2013-06-29
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/06
CPC classification number: G06F12/0811 , G06F12/0804 , G06F12/0866 , G06F12/0879 , G06F12/0897 , G06F12/109 , G06F2212/283 , G06F2212/657 , Y02D10/13
Abstract: 本发明实施例提供一种数据写入方法及内存系统，该方法适用于至少包括内存控制器与内存设备的内存系统，该方法包括：内存控制器接收高速缓存发送的变化信息，变化信息为高速缓存将最后一级缓存LLC的第一待写入高速缓存条Cache Line划分为至少一个数据块后，生成的指示各数据块上的数据是否发生变化的信息，内存控制器根据变化信息，对于数据发生变化的各变化数据块，向内存设备发送对应的列地址和数据，使内存设备对各变化数据块进行数据写入；对于数据未发生变化的数据块，不进行写入，从而实现对有效数据的快速写入，降低内存系统的能耗、提高内存系统的性能的目的。
-
公开(公告)号：CN104123241A
公开(公告)日：2014-10-29
申请号：CN201310144933.3
申请日：2013-04-24
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/10
CPC classification number: Y02D10/13
Abstract: 本发明实施例公开一种内存匿名页初始化方法，包括：获取待识别内存匿名页的物理地址，所述内存匿名页为一个单位的内存；根据所述物理地址，查找预设的地址名称映射表，获取对应于所述物理地址的内存的内存名称，所述地址名称映射表用于反映内存匿名页的物理地址和内存的内存名称的对应关系；根据所述内存名称，查找预设的能耗差异信息映射表，获取对所述内存写0与写1的能耗差异信息，所述能耗差异信息映射表用于反映对不同的内存写0与写1的能耗差异信息；根据对所述内存写0与写1的能耗差异信息，对所述内存匿名页进行相应的初始化操作。相应的本发明实施例还公开了一种内存匿名页初始化装置以及内存匿名页初始化系统。
-
Patent Agency Ranking
公开(公告)号：CN104077242A
公开(公告)日：2014-10-01
申请号：CN201310097248.X
申请日：2013-03-25
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/12
Abstract: 本发明实施例公开了一种缓存管理方法和装置，通过上述该技术方案，数据即将被替换时，若在缓存期间有访问（即访问次数大于0），则将其重新加到缓存中，不同的访问次数加到不同的位置，较多的访问次数添加到更不易被替换的位置，给予数据访问的频率以更多的考虑，使得访问更多的数据更不易被替换。而且，针对相同的总访问量，长期均匀访问可以相对于短期集中访问更加持久的停留在缓存中，使得更适合缓存的访问模式的数据留在缓存中。进一步，被调整后的页中存储的数据重新回到缓存时，重置访问次数，使得一定时间内的访问次数只产生一次收益，防止短时间大量访问使得数据积累访问量导致滞留缓存。
-
公开(公告)号：CN104008061A
公开(公告)日：2014-08-27
申请号：CN201310057351.1
申请日：2013-02-22
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
CPC classification number: G06F12/0253 , G06F12/0238 , G06F12/0246 , G06F2212/202 , G06F2212/702 , G06F2212/7205 , G06F2212/7211
Abstract: 本发明实施例提供一种内存回收方法及装置，内存回收方法包括：接收内存回收请求消息，内存回收请求消息中包含回收标识，回收标识用于表示请求回收的内存页面数量；根据回收标识，按照非易失性存储器NVM非活动内存页面被写次数从小到大的页序回收NVM非活动页面，本发明实施例的内存回收方法及装置通过按照NVM非活动内存页面被写次数从小到大的顺序回收NVM非活动页面，实现了NVM非活动内存页面被写次数相对小的页面先被回收利用，NVM非活动内存页面被写次数相对大的页面后被回收利用，从而能够使NVM内存页面磨损均衡，提高了存储单元的稳定性和可靠性。
-
公开(公告)号：CN111651379B
公开(公告)日：2023-09-12
申请号：CN202010357810.8
申请日：2020-04-29
Applicant: 中国科学院计算技术研究所
IPC: G06F12/1081 , G06F12/1009
Abstract: 本发明提出一种DAX设备地址转换缓存方法及系统，包括：构建由映射文件首地址寄存器MFA、对象偏移寄存器OFS、文件编号寄存器FID和地址转换表构成的DAX地址转换缓存；根据地址转换函数，将持久化地址内文件编号和持久化地址内对象偏移分别写入该文件编号寄存器和该对象偏移寄存器；快表将CPU发出的虚拟地址转换为物理地址，DAX地址转换缓存将通过该文件编号寄存器内存储的数据检索该地址转换表，将检索结果对应的首地址和对象偏移寄存器内数据相加，得到直接访问地址，并将该直接访问地址作为该虚拟地址的转换结果反馈给CPU。本发明可将地址转换函数的指令开销减少一半，并极大增强其处理多映射文件的效率。
-
公开(公告)号：CN113179327B
公开(公告)日：2023-06-02
申请号：CN202110527515.7
申请日：2021-05-14
Applicant: 中兴通讯股份有限公司 , 中国科学院计算技术研究所
IPC: H04L69/30
Abstract: 本发明提供了一种基于大容量内存的高并发协议栈卸载方法、设备、介质，所述方法包括：获取待发送数据，并确定所述待发送数据的第一数据量信息；将所述待发送数据缓冲至共享内存的发送缓冲区；向所述TOE硬件发送所述第一数据量信息，以使所述TOE硬件根据所述第一数据量信息从所述共享内存获取所述待发送数据，并根据所述待发送数据执行TOE卸载。根据本发明实施例提供的方案，能够利用共享内存作为待发送数据的缓冲空间，相比起DDR存储器在存储容量上有较大的提升，提高了高并发场景下协议栈的卸载能力，从而提高网络性能。
-
公开(公告)号：CN113505130A
公开(公告)日：2021-10-15
申请号：CN202110776008.7
申请日：2021-07-09
Applicant: 中国科学院计算技术研究所
IPC: G06F16/22
Abstract: 本发明提供一种哈希表的处理方法，所述哈希表为聚合的可拓展哈希表，包括多个可拓展哈希表，每个可拓展哈希表构成所述聚合的可拓展哈希表的一层，所述可拓展哈希表包括不少于一个的桶，所述桶用于存储键值对数据；所述可拓展哈希表具有相同编号的桶构成所述聚合的可拓展哈希表的一个段；所述聚合的可拓展哈希表包括共享目录，所述共享目录用于管理聚合的可扩展哈希表的全局深度以及段的指针。本发明有效降低了rehash造成的延迟陡增和吞吐骤降，同时保证了哈希表的高性能。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.036 seconds)
