公开(公告)号：CN113342691A

公开(公告)日：2021-09-03

申请号：CN202110754048.1

申请日：2021-07-04

申请人： 芯河半导体科技(无锡)有限公司

发明人： 程响明

IPC分类号： G06F11/36

摘要： 本发明公开了自动删除添加ONU以测试ONU注册稳定性的方法，步骤是：自动搜索发现待测ONU，自动将ONU注册到OLT，ONU的注册状态变为正常后，针对ONU配置一条或多条业务；业务配置完成后，通过python语言API命令打开测试仪表，根据OLT上配置的ONU业务信息，创建对应的业务流，通过python语言API命令自动检查接收的流是否符合预期，通过python语言API在OLT上自动删除ONU的相关业务并删除ONU，然后重复操作。本发明通过自动化的方式实现OLT不停地删除，重新注册认证ONU，并通过测试仪表验证ONU业务是否正常，来测试ONU的注册稳定性，节省了大量人力资源。

公开(公告)号：CN113326215A

公开(公告)日：2021-08-31

申请号：CN202110754025.0

申请日：2021-07-04

申请人： 芯河半导体科技(无锡)有限公司

发明人： 章其波

IPC分类号： G06F12/0882

摘要： 本发明公开了一种SPI NOR及NAND闪存传输模式识别方法，利用各厂商间通用的2线/4线传输命令，通过特定代码判断逻辑来识别芯片支持那种传输模式，达到自动适配Flash芯片传输模式的目的；其包括自动识别SPI NAND Flash读模式的方法、自动识别SPI NAND Flash写模式的方法、自动识别SPI NOR Flash读模式的方法以及自动识别SPINOR Flash写模式的方法；本发明能够自动识别所有SPI NOR/NAND Flash所支持的传输模式；可不用变更软件版本来支持未知新Flash，亦可以最大化发挥Flash的性能。

公开(公告)号：CN112861454A

公开(公告)日：2021-05-28

申请号：CN202110131740.9

申请日：2021-01-30

申请人： 芯河半导体科技(无锡)有限公司

发明人： 王晓明

IPC分类号： G06F30/33

摘要： 本发明公开了一种基于python实现芯片系统顶层自动例化的方法，包括以下步骤：收集RTL子模块接口信息填写接口信息表，以sheet来区分模块；使用python语言编写的脚本对接口信息表格进行处理；在弹出窗口中的输入行，输入想要的模块顶层名字，生成顶层文件；对产生的检查结果即log文件进行检查，查看是否存在问题。所述python语言编写的脚本，能够对接口信息表进行处理并产生正确的连接后的顶层文件。本发明使用易懂的python语言编写了顶层代码自动例化脚本，对填写的接口信息表进行了处理后生成了顶层代码，大大地减少了顶层代码集成的工作量，修改容易，并自带一些信号接口位宽和接口类型的检查，不容易出错。

公开(公告)号：CN112242850A

公开(公告)日：2021-01-19

申请号：CN202010985756.1

申请日：2020-09-18

申请人： 芯河半导体科技(无锡)有限公司

发明人： 王晓明

IPC分类号： H03M13/09

摘要： 本发明公开了一种常用码型自动编码的方法，包括以下步骤：首先输入自动编码的模式，选择以下几种模式PRBS、CRC、SCR、DSCR、MOD、GFMUTI，然后根据特定情况输入相关参数；PRBS模式和MOD模式直接输入参数；CRC模式下、SCR模式下、DSCR模式下则首先选择A或B，再根据模式输入参数；GFMUTI模式首先选择模式A或B或C，再输入参数；最后根据输入的参数自动编码，输出代码。本发明能够应对不同情况的多种编码自动生成，可自动生成多种位宽，多种编码不同情况的代码；能大大节省编码时间，方便、高效快捷。

公开(公告)号：CN111865995A

公开(公告)日：2020-10-30

申请号：CN202010721641.1

申请日：2020-07-24

申请人： 芯河半导体科技(无锡)有限公司

发明人： 王晓明

IPC分类号： H04L29/06

摘要： 本发明公开了一种在TR069中使用硬件国密算法的通信方式，包括硬件加密模块和SSL/TLS模块；所述硬件加密模块是指内置国密算法的SOC处理器或主处理器与国密算法协处理器组成的加密单元；硬件加密模块向OpenSSL加密库提供算法接口；所述SSL/TLS模块调用OpenSSL加密库完成握手和加密通信的功能；所述SSL/TLS模块对国际算法的加密套件进行了扩充，补充了对国密算法的支持，使得SSL/TLS模块能够调用国密算法来实现安全通信。本发明在SSL/TLS协议握手和交互过程中，能够使用硬件国密算法，提高终端设备与服务器之间的通信安全性和通信速度。

公开(公告)号：CN111834983A

公开(公告)日：2020-10-27

申请号：CN202010766297.8

申请日：2020-08-03

申请人： 芯河半导体科技(无锡)有限公司

发明人： 王晓明

IPC分类号： H02H3/247 ,  G01R19/165

摘要： 本发明公开了一种SOC芯片IO控制防止误触发的方法及装置，包括SOC芯片，在SOC芯片中集成比较电路单元、计时与仲裁单元、以及IO BUFFER单元，通过比较电路单元，监测SOC芯片的IO电压和内核电压，只要IO电压或内核电压中的任一电压出现跌落且电压跌落到设定的阈值，启动硬件计时电路计时，当电压跌落时间超过设定时限，判断本次电压跌落是符合预期的电源异常，则关闭输出Trigger_Ctrl信号的IO BUFFER，从而使得受控模块单元不会异常发出有效信号。避免了使用软件进行IO关闭的时间不确定性，降低了软件的复杂性；避免了板级电路需要考虑IO电源与内核电源上下电顺序的问题，可以扩大电源芯片的选择范围，降低成本。

公开(公告)号：CN111800350A

公开(公告)日：2020-10-20

申请号：CN202010661973.5

申请日：2020-07-10

申请人： 芯河半导体科技(无锡)有限公司

发明人： 武斌

IPC分类号： H04L12/819 ,  H04L12/815

摘要： 本发明公开了一种融合的限速整形方法及存储介质，所述融合的限速整形方法，采用bps限速方式和pps限速方式两种限速方式进行流量管理，所述bps限速方式与所述pps限速方式共用一个存储器，同一设备同一时刻只采用两种限速方式中的任意一种。本发明通过将传统方案中bps限速方式和pps限速方式均配置各自的存储器改进为bps限速方式和pps限速方式共用一个存储器，其极大了节省了存储的硬件资源，减小了芯片的面积，降低了芯片成本。

公开(公告)号：CN114745071B

公开(公告)日：2024-07-30

申请号：CN202210384323.X

申请日：2022-04-13

申请人： 芯河半导体科技(无锡)有限公司

发明人： 袁阳

IPC分类号： H04J3/06

摘要： 本发明提出了一种基于UVM的高精度时戳验证方法，通过构建高精度时戳验证方法，实现了兼容1588各类节点(OC/BC/TC)的各种时戳报文类型的精度验证，验证时戳精度可达ns级，可覆盖验证绝大多数相关产品的此类功能；模块化的组件设计方便移植，架构清晰，拥有较高的移植性和重用性，大大提高了验证工作效率。

公开(公告)号：CN114519023B

公开(公告)日：2024-04-19

申请号：CN202210153560.5

申请日：2022-02-18

申请人： 芯河半导体科技(无锡)有限公司

发明人： 郑利

IPC分类号： G06F13/38

摘要： 本发明涉及Ram技术领域，尤其涉及多端口Ram的实现方法，其中，该方法包括：使用简单端口1w1r Ram或者同时结合简单双端口2wr Ram这种应用较为普遍的Ram来实现多端口的Ram，此种方式对于频率无特殊需求，实现方式更为简单高效、且对Ram芯片面积需求更小。

公开(公告)号：CN114979041B

公开(公告)日：2024-03-08

申请号：CN202210542997.8

申请日：2022-05-18

申请人： 芯河半导体科技(无锡)有限公司

发明人： 李浩

IPC分类号： H04L49/90 ,  H04L49/901 ,  H04L49/9015 ,  H04L49/9057 ,  H04L69/22