-
公开(公告)号：CN102545879B
公开(公告)日：2014-05-07
申请号：CN201210048040.4
申请日：2012-02-29
Applicant: 福州大学
IPC: H03K19/0185
Abstract: 本发明涉及一种基于负微分电阻特性的SET/CMOS反相器，其特征在于：包括一单电子晶体管SET、一PMOS管以及一NMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，所述NMOS管的漏极与所述PMOS管的漏极连接，本发明在具有较低功耗的同时，能够实现输出电压全摆幅以及较低的传输延迟，可以在数字电路设计中得到更好的应用。
-
公开(公告)号：CN102571071B
公开(公告)日：2014-03-26
申请号：CN201210001147.3
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构乘法器单元，包括第一、二、三、四信号源、四输入阈值逻辑门、五输入阈值逻辑门以及一反相器；其共消耗3个PMOS管,3个NMOS管和2个SET。HSPICE的仿真结果表明该电路能够有效地实现乘法器单元的逻辑功能,整个电路的平均功耗仅为12nW。与基于布尔逻辑的CMOS乘法器单元相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。
-
公开(公告)号：CN102568564B
公开(公告)日：2014-03-12
申请号：CN201210048006.7
申请日：2012-02-29
Applicant: 福州大学
IPC: G11C11/417
Abstract: 本发明涉及一种基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：包括一NMOS管、具有NDR特性的混合SET/CMOS电路NDR电路以及以SET/CMOS为基础的负微分电阻电路SET-MOS电路；该NDR电路和该SET-MOS电路串联，所述的NMOS管的漏极连接至该NDR电路和该SET-MOS电路之间。该结构的重点是利用SET与CMOS组成的混合电路产生两种变化方向相反的NDR特性，并利用该特性构成两个用于存储电压值的稳态点，实现存储的功能。本发明采用的基于负微分电阻特性的混合SET/CMOS静态存储单元极大的降低了电路的功耗，并提高了电路的集成度。
-
公开(公告)号：CN102457266B
公开(公告)日：2013-08-28
申请号：CN201210001150.5
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，该复用器电路仅由2个阈值逻辑门和1个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET，其输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN102571071A
公开(公告)日：2012-07-11
申请号：CN201210001147.3
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构乘法器单元，包括第一、二、三、四信号源、四输入阈值逻辑门、五输入阈值逻辑门以及一反相器；其共消耗3个PMOS管,3个NMOS管和2个SET。HSPICE的仿真结果表明该电路能够有效地实现乘法器单元的逻辑功能,整个电路的平均功耗仅为12nW。与基于布尔逻辑的CMOS乘法器单元相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。
-
Patent Agency Ranking
-
公开(公告)号：CN102457266A
公开(公告)日：2012-05-16
申请号：CN201210001150.5
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，该复用器电路仅由2个阈值逻辑门和1个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET，其输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN202455333U
公开(公告)日：2012-09-26
申请号：CN201220068994.7
申请日：2012-02-29
Applicant: 福州大学
IPC: H03K19/0185
Abstract: 本实用新型涉及一种基于负微分电阻特性的SET/CMOS反相器，其特征在于：包括一单电子晶体管SET、一PMOS管以及一NMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，所述NMOS管的漏极与所述PMOS管的漏极连接，本实用新型在具有较低功耗的同时，能够实现输出电压全摆幅以及较低的传输延迟，可以在数字电路设计中得到更好的应用。
-
公开(公告)号：CN202435377U
公开(公告)日：2012-09-12
申请号：CN201220001488.6
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/0175
Abstract: 本实用新型涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的二进制码-格雷码转换器，其包括四信号输入端以及三个二输入SET/MOS混合电路，仅消耗3个PMOS管，3个NMOS管和3个SET。整个电路的平均功耗仅为19.9nW。输入输出电压具有较好的兼容性，具有较大的输出摆幅，有利于驱动下一级的电路，能够与其它电路进行集成设计。与传统基于CMOS器件的二进制码-格雷码转换器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该二进制码-格雷码转换器能够作为接口电路，在有限状态机、存储器等电路中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.017 seconds)
