-
公开(公告)号：CN117460145A
公开(公告)日：2024-01-26
申请号：CN202310904483.7
申请日：2023-07-21
Applicant: 揖斐电株式会社
Abstract: 提供布线基板，其品质提高。实施方式的布线基板包含第1积层部(10)和第2积层部(20)，该第1积层部和该第2积层部分别包含交替层叠的多个绝缘层和多个导体层以及将导体层彼此连接的过孔导体，该布线基板具有第1面(1F)和第2面(1B)，第1积层部层叠在第2积层部上并且位于比第2积层部靠第1面(1F)侧的位置，第1积层部的第1导体层(12)中的布线的布线宽度和布线间的间隔小于第2积层部的第2导体层(22)中的布线的布线宽度和布线间的间隔，第1导体层(12)中的布线的纵横比为2.0以上且4.0以下，第1导体层(12)中的布线的布线宽度为3μm以下，第1导体层中的布线之间的间隔为3μm以下，第1导体层的第2面(1B)侧的表面为研磨面。
-
公开(公告)号：CN117412471A
公开(公告)日：2024-01-16
申请号：CN202310856503.8
申请日：2023-07-12
Applicant: 揖斐电株式会社
Abstract: 本发明提供布线基板，该布线基板的微细的信号传输路径具有良好的传输特性。实施方式的布线基板1包含交替层叠的多个导体层(21～25)和多个绝缘层(31～35)。导体层(21～25)中的布线基板(1)的第1面(1f)侧的最外侧的导体层(25)包含供第1部件(E1)搭载的第1导体衬垫(71)和供第2部件(E2)搭载的第2导体衬垫(72)，导体层(21～25)包含第1导体层(24)，该第1导体层包含连接第1导体衬垫和第2导体衬垫的第1布线图案(14)，第1导体层中的第1面侧的表面(24a)是研磨面，第1导体层所包含的布线图案的最小布线宽度为3μm以下，第1导体层所包含的布线图案彼此的最小的间隔为3μm以下，第1布线图案的纵横比为2.0以上且4.0以下。
-
公开(公告)号：CN117202476A
公开(公告)日：2023-12-08
申请号：CN202310646962.3
申请日：2023-06-01
Applicant: 揖斐电株式会社
Abstract: 本发明提供布线基板，其具有优异的信号传输品质。实施方式的布线基板(1)包含：第2导体层(11)；第1绝缘层(22)，其覆盖第2导体层(11)；以及第1导体层(21)，其形成在第1绝缘层(22)上，并且包含第1布线(216a)和第2布线(216b)，第1布线(216a)和第2布线(216b)的纵横比为2.0以上且4.0以下，第1布线(216a)和第2布线(216b)的布线宽度为5μm以下，第1布线(216a)与第2布线(216b)之间的间隔为7μm以下，第1导体层(21)的形成包含如下步骤：在第1绝缘层(22)上形成晶种层；在晶种层上形成抗镀剂；在从抗镀剂露出的晶种层上形成比抗镀剂的厚度厚的电镀膜；以及通过研磨使电镀膜的厚度和抗镀剂的厚度变薄。
-
-
Search Results
23
records
(took 0.017 seconds)
