公开(公告)号：CN114496026A

公开(公告)日：2022-05-13

申请号：CN202210081248.X

申请日：2022-01-24

Applicant: 安徽大学 ,  合肥市微电子研究院有限公司 ,  合肥海图微电子有限公司

Inventor： 卢文娟 ,  刘海涛 ,  朱志国 ,  吕盼稂 ,  赵强 ,  彭春雨 ,  郝礼才 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/413 ,  G11C8/14 ,  G11C7/18 ,  G11C5/14

Abstract: 本发明公开了一种基于极性加固技术的抗辐照SRAM存储电路，包括八个NMOS晶体管和六个PMOS晶体管，PMOS晶体管P3和P4交叉耦合，NMOS晶体管N3、N4和PMOS晶体管P1、P2作为上拉管，NMOS晶体管N1、N2、N5、N6作为下拉管；两个主存储节点Q与QN通过NMOS晶体管N8与N7分别与位线BL和BLB相连，两个冗余存储节点S1与S0通过PMOS晶体管P6与P5分别与位线BL和BLB相连，NMOS晶体管N7、N8由字线WL控制，PMOS晶体管P5、P6由字线WLB控制。上述电路能够提高SRAM存储单元的稳定性，并提高单元抗单粒子翻转能力。

公开(公告)号：CN114496026B

公开(公告)日：2025-02-14

申请号：CN202210081248.X

申请日：2022-01-24

Applicant: 安徽大学 ,  合肥市微电子研究院有限公司 ,  合肥海图微电子有限公司

Inventor： 卢文娟 ,  刘海涛 ,  朱志国 ,  吕盼稂 ,  赵强 ,  彭春雨 ,  郝礼才 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/413 ,  G11C8/14 ,  G11C7/18 ,  G11C5/14

Abstract: 本发明公开了一种基于极性加固技术的抗辐照SRAM存储电路，包括八个NMOS晶体管和六个PMOS晶体管，PMOS晶体管P3和P4交叉耦合，NMOS晶体管N3、N4和PMOS晶体管P1、P2作为上拉管，NMOS晶体管N1、N2、N5、N6作为下拉管；两个主存储节点Q与QN通过NMOS晶体管N8与N7分别与位线BL和BLB相连，两个冗余存储节点S1与S0通过PMOS晶体管P6与P5分别与位线BL和BLB相连，NMOS晶体管N7、N8由字线WL控制，PMOS晶体管P5、P6由字线WLB控制。上述电路能够提高SRAM存储单元的稳定性，并提高单元抗单粒子翻转能力。

公开(公告)号：CN115035931A

公开(公告)日：2022-09-09

申请号：CN202210564062.X

申请日：2022-05-23

Applicant: 安徽大学

Inventor： 戴成虎 ,  刘海涛 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  高珊

IPC: G11C11/418 ,  G11C11/419 ,  G11C11/412 ,  G06F7/575

Abstract: 本发明涉及一种基于8T‑SRAM单元的电路结构、芯片和模块。8T‑SRAM单元包括：NMOS晶体管N1～6；PMOS晶体管P1～2。P1、P2和N1、N2交叉耦合，对存储节点Q、QB的数据进行锁存，P1的源极与P2源极电连接到VDD，开启存储节点Q、QB节点对电源通路，N1的源极与N2的源极连接到VSS，开启存储节点Q、QB节点对地通路。存储节点Q与QB通过晶体管N4、N3分别与位线BL和BLB相连，晶体管N3、N4由字线WL控制，字线LCM、RCM通过晶体管N5、N6分别与位线SLB和SL相连，晶体管N5、N6分别由存储节点Q与QB控制。本发明能实现在存储器内部完成比较操作，提高搜索效率。