-
公开(公告)号：CN116663623A
公开(公告)日：2023-08-29
申请号：CN202310410119.5
申请日：2023-04-17
Applicant: 北京大学
Abstract: 本发明提供一种类脑突触学习方法及类脑技术的神经形态硬件系统，方法包括：确定类脑突触学习电路中突触前神经元和突触后神经元产生的脉冲对，脉冲对包括突触前神经元产生的输入脉冲和突触后神经元产生的输出脉冲；基于脉冲对，确定脉冲对相对应的STDP机制，以及与STDP机制相对应的突触权重；基于脉冲对以及突触权重，进行类脑突触学习电路对应的STDP学习；其中，STDP机制为脉冲时间依赖可塑性机制，脉冲对的前后脉冲根据时间先后关系与所述STDP机制中的长时程增强过程或长时程抑制过程相对应。本发明实现提升类脑智能的在线学习，发挥类脑计算广泛适用的环境自适应特性。
-
公开(公告)号：CN116663622A
公开(公告)日：2023-08-29
申请号：CN202310408120.4
申请日：2023-04-17
Applicant: 北京大学
Abstract: 本发明提供一种生物可信的神经元计算电路及计算方法，该电路通过突触整合模块、泄露整合模块、阈值比较及脉冲发放模块，对上一时刻的膜电平和神经网络脉冲信号进行运算，获取当前时刻的膜电平，并根据当前时刻的膜电平生成脉冲信号。相比于传统数模混合设计过于追求精确的神经形态行为，以及传统数字设计过于追求极低的计算复杂度，本发明的生物可信的神经元计算电路在生物置信性和计算复杂度之间做了更好的折衷，以较小的硬件代价就能够实现更加丰富的神经元动力学行为，实现了最大规模的强化LIF神经元集成和突触集成，使之能够部署更加复杂、更加多元的神经形态类脑应用。
-
Patent Agency Ranking
公开(公告)号：CN116545960A
公开(公告)日：2023-08-04
申请号：CN202310409124.4
申请日：2023-04-17
Applicant: 北京大学
IPC: H04L49/112 , H04L49/109 , H04L49/25
Abstract: 本发明提供一种二维片上网络结构及其路由方法、装置、设备和存储介质，涉及通信技术领域。其中二维片上网络结构包括：多个处理核，任一处理核包括路由节点，路由节点包括五个输入分配器和五个输出仲裁器；任一输入分配器用于向目标输出仲裁器发送目标数据包的传输请求，目标输出仲裁器是基于目标路由方向确定的，目标路由方向是基于目标数据包的目的地址信息以及X‑Y维序路由策略确定的；目标输出仲裁器用于应答传输请求，以将目标数据包传输至目标输出仲裁器对应的目的位置，目的位置包括四个相邻路由节点中的一个路由节点或脉冲数据包编解码接口。本发明可以较好地避免死锁问题，并提高二维片上网络结构的吞吐率。
-
公开(公告)号：CN115080501A
公开(公告)日：2022-09-20
申请号：CN202210455820.4
申请日：2022-04-27
Applicant: 北京大学
Abstract: 本发明提供一种基于局部电容电荷共享的SRAM存算一体芯片，通过译码模块确定输入数据，通过按位计算模块基于电荷共享原理，在与运算模式下实现输入数据与存储数据的乘法运算，在异或运算模式下实现输入数据与存储数据的异或运算，通过全局共享开关模块将乘法运算结果进行累加。最后通过分区式模数转换模块在与运算模式下将模拟累加结果进行量化输出，在异或运算模式下将异或运算结果进行量化输出。该芯片支持与运算模式以及异或运算模式，拓宽了应用范围。其中不存在用于接收输入数据的DAC结构，可以避免在芯片中出现多比特输入数据导致的计算的非线性和涨落现象。采用分区式模数转换模块，以分区方式减少工作比较器的数量，降低量化功耗。
-
公开(公告)号：CN115048075A
公开(公告)日：2022-09-13
申请号：CN202210457425.X
申请日：2022-04-27
Applicant: 北京大学
IPC: G06F7/52
Abstract: 本发明提供一种基于电容耦合的SRAM存算一体芯片，包括：输入模块、按位乘法模块、电容衰减模块以及输出模块，通过输入模块接收输入数据；通过按位乘法模块实现输入数据与存储数据的乘法运算，得到乘法运算结果；并采用电容衰减模块，以层次化电容衰减器结构乘法运算结果的按层累加，不仅结构更加简单，而且计算时间更短，可以快速得到数字累加结果，提高乘法累加运算的能量效率以及计算吞吐。
-
公开(公告)号：CN114936331A
公开(公告)日：2022-08-23
申请号：CN202210404841.3
申请日：2022-04-18
Applicant: 北京大学
IPC: G06F16/9537 , G06N3/04 , G06N3/06 , G06N3/08
Abstract: 本发明提供一种位置预测方法、装置、电子设备及存储介质，其中方法包括：确定历史轨迹中，等时间间隔的三个轨迹点的坐标；基于三个轨迹点的坐标，激活位置预测模型中的第一脉冲神经元，得到激活后的第一脉冲神经元输出的三个轨迹点分别对应的脉冲；基于三个轨迹点分别对应的脉冲与第一脉冲神经元和位置预测模型中的第二脉冲神经元的连接强度，激活第二脉冲神经元，得到激活后的第二脉冲神经元输出的位置预测结果。该方法通过以脉冲神经网络构建的位置预测模型，该模型根据输入的三个轨迹点的坐标信息，激活脉冲神经元并输出位置预测结果，减少了计算复杂度，缩短了输入到输出的时延，提高了预测结果的效果，进而提高了实时响应的效果。
-
公开(公告)号：CN114781637A
公开(公告)日：2022-07-22
申请号：CN202210208818.7
申请日：2022-03-04
Applicant: 北京大学
Abstract: 本发明提供一种卷积神经网络加速方法、装置及系统，该方法包括：获取当前卷积窗口对应的卷积结果；在当前卷积窗口与上一个第一目标卷积窗口之间间隔n个卷积窗口的情况下，获取当前卷积窗口对应的中间池化结果；在当前卷积窗口与上一个第二目标卷积窗口之间间隔m个卷积窗口的情况下，将当前卷积窗口确定为第二目标卷积窗口，并获取当前卷积窗口对应的池化结果；当前卷积窗口与上一个第一目标卷积窗口位于同一行，当前卷积窗口与上一个第二目标卷积窗口位于同一列；n和m为预设的正整数。本发明提供一种卷积神经网络加速方法、装置及系统，能在进行卷积计算时同步进行池化处理，能避免对片上缓存的占用，能提高卷积神经网络的处理速度。
-
-
-
-
-
-
Search Results
27
records
(took 0.02 seconds)
