-
公开(公告)号:CN109655819A
公开(公告)日:2019-04-19
申请号:CN201811346618.8
申请日:2018-11-13
Applicant: 上海无线电设备研究所
IPC: G01S13/44
Abstract: 本发明公开一种基于实孔径多普勒波束锐化的杂波抑制三维成像方法,包含:导引头依次发射多个线性调频脉冲,并接收目标回波;每个脉冲进行匹配滤波获得目标的一维距离像;利用多个一维距离像相参处理获得目标的距离多普勒图像;利用恒虚警检测将目标不同散射点置于不同的距离多普勒单元中;利用相控阵比幅单脉冲测角获得目标不同散射点的方位角和俯仰角信息;利用“多径杂波抑制算法”抑制多径杂波;利用坐标系欧拉转换获得目标坐标系中的三维图像。本发明相较于二维图像能够获得目标的高度信息,利用“多径杂波抑制算法”抑制多径杂波,获得打击目标的精确三维图像;本发明在准确获得打击目标结构特征的情况下,为后续精确打击提供图像基础。
-
公开(公告)号:CN109633623A
公开(公告)日:2019-04-16
申请号:CN201811453755.1
申请日:2018-11-30
Applicant: 上海无线电设备研究所
Abstract: 本发明公开了一种雷达速度跟踪环路设计方法,包括:将多普勒频差送入ZFFT测速模块处理,输出峰值频点位置作为多普勒频率误差,对将ZFFT测量模块输出的多普勒频率误差进行滤波,得到多普勒频率误差的滤波值;将多普勒频率误差的滤波值与数控振荡器中的本振信号混频,更新数控振荡器中的本振频率;输出多普勒频率与速度值。本发明解决了传统雷达目标速度跟踪中速度量测分辨率局限,速度跟踪误差收敛速度慢,对不同目标运动场景适应性差的问题,增强速度跟踪环路的跟踪性能。
-
公开(公告)号:CN109614112A
公开(公告)日:2019-04-12
申请号:CN201811269057.6
申请日:2018-10-29
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机及其程序烧写和加载方法,核心FPGA模块加载FLASH程序存储器中的“烧写和加载程序”并运行,核心FPGA模块进入程序烧写流程,接收上位机发送的不同模块对应的“正式程序”的数据帧,并将数据帧中的数据烧写至FLASH程序存储器中对应的空间,核心FPGA模块进入程序加载流程,将FLASH程序存储器中存放的不同模块对应的“正式程序”分别加载至第二FPGA模块、第一DSP模块、第二DSP模块和核心FPGA模块。本发明利用现有的数据通信总线,各FPGA模块和DSP模块通过划分存储空间的方法共用一个FLASH程序存储器,采用程序回滚机制和多种“烧写和加载程序”保护机制实现FPGA和DSP可靠烧写和加载。
-
-