-
公开(公告)号：CN1941234B
公开(公告)日：2011-05-18
申请号：CN200610159965.0
申请日：2006-09-28
Applicant: TDK株式会社
Abstract: 本发明涉及叠层电容器，其具备层压体以及第1和第2端子电极。在层压体中，夹着电介质层层叠有第1内部电极和第2内部电极。第1内部电极包括，沿着层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接第1和第2电极部分的连接部分。第2内部电极包括，沿着层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接第1和第2电极部分的连接部分。第1内部电极电连接于第1端子电极，第2内部电极电连接于第2端子电极。
-
公开(公告)号：CN101533712A
公开(公告)日：2009-09-16
申请号：CN200910127040.1
申请日：2009-03-13
Applicant: TDK株式会社
Inventor： 青木崇
Abstract: 在层叠电容器(1)中，ESR控制部(12)中的内部电极(7C)的引出导体(14C，14D)的宽度(L3，L4)以及内部电极(7D)的引出导体(14E，14F)的宽度(L5，L6)比静电容量部(11)中的内部电极(7A)的宽度(W1，T1)以及内部电极(7B)的宽度(W2，T2)中的任意一个的宽度均狭窄。由此，连接内部电极(7)和外部电极(3)的导体部分的截面积被挤压，从而实现ESR的进一步提高。另外，ESR控制部(12)中的各个引出导体(14C～14F)的宽度(L3～L6)比静电容量部(11)中的各个引出导体(14A，14B)的宽度(L1，L2)宽。由此，能够有效抑制开路不良，并提高产品的合格率。
-
公开(公告)号：CN101276689A
公开(公告)日：2008-10-01
申请号：CN200810088613.X
申请日：2008-03-31
Applicant: TDK株式会社
Inventor： 青木崇
Abstract: 本发明提供一种叠层电容器阵列，该叠层电容器阵列的电容器素体具有相对的长方形的第一和第二主面。在多个具有特性的电容器素体中，并列设置包括第一和第二内部电极的第一电极组、以及包括第三和第四内部电极的第二电极组。第一和第三内部电极以与在第一电极组和第二电极组之间的与第一和第二主面的相对方向平行的基准面接触的方式配置。第二和第四内部电极以从基准面离开规定距离的方式配置。
-
公开(公告)号：CN102737840B
公开(公告)日：2015-01-21
申请号：CN201210098105.6
申请日：2012-04-05
Applicant: TDK株式会社
Abstract: 本发明涉及贯通型层叠电容器。通电部包括连接于第一和第二信号用端子电极的多个通电用内部电极。一对静电容量部各包括：在层叠方向上邻接相对且连接于第一和第二信号用端子电极的多个信号用内部电极、在层叠方向上邻接相对且连接于接地用端子电极的多个第一接地用内部电极、在层叠方向上邻接相对且连接于接地用端子电极的多个第二接地用内部电极。多个第一接地用内部电极位于通电部与多个信号用内部电极之间，一个第一接地用内部电极在层叠方向上与一个信号用内部电极邻接相对。多个第二接地用内部电极位于外表面中在层叠方向上相对的主面与多个信号用内部电极之间，一个第二接地用内部电极在层叠方向上与一个信号用内部电极邻接相对。
-
公开(公告)号：CN101458993B
公开(公告)日：2012-04-18
申请号：CN200810185779.3
申请日：2008-12-10
Applicant: TDK株式会社
Abstract: 本发明提供一种层叠电容器阵列，其中，多个第1内部电极中至少1个第1内部电极和第2内部电极被定位成在其间夹着至少1层电介质层而彼此相对；第3与第4内部电极被定位成在其间夹着至少1层电介质层而彼此相对；多个第1内部电极通过引出导体而与第1外部连接导体电连接；第2内部电极通过引出导体而与第2端子导体电连接；第3内部电极通过引出导体而与第3端子导体电连接；第4内部电极通过引出导体而与第4端子导体电连接；多个第1内部电极中，1个以上且比该第1内部电极的总数少1个的数量以下的第1内部电极，通过引出导体而与第1端子导体电连接。
-
Patent Agency Ranking
公开(公告)号：CN101533712B
公开(公告)日：2011-09-14
申请号：CN200910127040.1
申请日：2009-03-13
Applicant: TDK株式会社
Inventor： 青木崇
Abstract: 在层叠电容器(1)中，ESR控制部(12)中的内部电极(7C)的引出导体(14C，14D)的宽度(L3，L4)以及内部电极(7D)的引出导体(14E，14F)的宽度(L5，L6)比静电容量部(11)中的内部电极(7A)的宽度(W1，T1)以及内部电极(7B)的宽度(W2，T2)中的任意一个的宽度均狭窄。由此，连接内部电极(7)和外部电极(3)的导体部分的截面积被挤压，从而实现ESR的进一步提高。另外，ESR控制部(12)中的各个引出导体(14C～14F)的宽度(L3～L6)比静电容量部(11)中的各个引出导体(14A，14B)的宽度(L1，L2)宽。由此，能够有效抑制开路不良，并提高产品的合格率。
-
公开(公告)号：CN101436466A
公开(公告)日：2009-05-20
申请号：CN200810174232.3
申请日：2008-11-14
Applicant: TDK株式会社
Inventor： 青木崇
Abstract: 本发明涉及一种层叠电容器，其特征在于：第1内部电极包含第1引出部和第2引出部；第2内部电极包含第3引出部和第4引出部；第3内部电极包含主电极和第5引出部；第4内部电极包含主电极和第6引出部；在从第3以及第4侧面的相对方向观察时，在第3内部电极中的主电极部和第5引出部的连接部分位于在容量形成区域中第1侧面一侧的端部和第2侧面一侧的端部之间；在从第3以及第4侧面的相对方向观察时，在第4内部电极中的主电极部和第6引出部的连接部分位于在容量形成区域中第1侧面一侧的端部和第2侧面一侧的端部之间；第1～第4宽度分别小于或等于第5以及第6宽度。
-
公开(公告)号：CN101276686A
公开(公告)日：2008-10-01
申请号：CN200810086925.7
申请日：2008-03-28
Applicant: TDK株式会社
Inventor： 青木崇
Abstract: 本发明涉及一种层叠电容器阵列，其包括，具有相对的长方形的第1和第2主面的电容器素体。在具有介电特性的电容器素体中，第1内部电极配置在第1区域中，第2内部电极配置在第2区域中，第3和第4内部电极跨越第1和第2区域而配置。各第3内部电极与至少1个第1内部电极相对，并且与至少一个第2内部电极相对。各第4内部电极与至少1个第1内部电极相对，并且与至少一个第2内部电极相对。各第3内部电极在与多个第4内部电极的一个之间夹住电容器素体的一部分相邻接。
-
公开(公告)号：CN1941234A
公开(公告)日：2007-04-04
申请号：CN200610159965.0
申请日：2006-09-28
Applicant: TDK株式会社
Abstract: 本发明涉及叠层电容器，其具备层压体以及第1和第2端子电极。在层压体中，夹着电介质层层叠有第1内部电极和第2内部电极。第1内部电极包括，沿着层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接第1和第2电极部分的连接部分。第2内部电极包括，沿着层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接第1和第2电极部分的连接部分。第1内部电极电连接于第1端子电极，第2内部电极电连接于第2端子电极。
-
公开(公告)号：CN1909126A
公开(公告)日：2007-02-07
申请号：CN200610108306.4
申请日：2006-08-01
Applicant: TDK株式会社
Inventor： 青木崇
Abstract: 本发明涉及叠层电容器的制造方法，包括：第一层形成工序，第一电极形成工序，第二层形成工序，第二电极形成工序，剥离工序，元件形成工序，端子形成工序。在第一层形成工序中，在支承体上形成第一陶瓷坯层。在第一电极形成工序中，在第一陶瓷坯层的上面形成第一电极图形。在第二层形成工序中，在第一陶瓷坯层以及第一电极图形的上面叠层而形成第二陶瓷坯层。在第二电极形成工序中，第二电极图形形成在，第二陶瓷坯层的上面、且从层叠方向上看与第一电极图形相互重合的位置。在剥离工序中，从叠层体剥离支承体。在元件形成工序中，叠层多个叠层体而形成元件。在端子形成工序中，在元件的外表面形成第一端子电极和第二端子电极。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.025 seconds)
