公开(公告)号：CN100565729C

公开(公告)日：2009-12-02

申请号：CN200610099621.5

申请日：2006-04-28

Applicant: TDK株式会社

Inventor： 室泽贵子 ,  宫内真理 ,  野口和则 ,  佐藤阳

IPC: H01G4/30 ,  H01G4/12 ,  H01G13/00

Abstract: 一种制造具有内部电极层和厚度小于2μm的电介质层的积层陶瓷电子部件的方法。该方法具有烧结积层体的工序，所述积层体使用包含电介质糊料用电介质原料的电介质层用糊料和包含烧结抑制用电介质原料的内部电极层用糊料而形成。所述电介质层用糊料中的电介质糊料用电介质原料包含主成分原料和副成分原料，所述内部电极层用糊料中的烧结抑制用电介质原料至少包含烧结抑制用主成分原料。该烧结抑制用主成分原料与在所述电介质糊料用电介质原料所含的主成分原料是基本上相同的组成体系，而且具有超过3.991而小于4.064的晶格常数。

公开(公告)号：CN1779874A

公开(公告)日：2006-05-31

申请号：CN200410104753.3

申请日：2004-11-26

Applicant: TDK株式会社

Inventor： 宫内真理 ,  野口和则 ,  日比贵子 ,  佐藤阳

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/12

Abstract: 一种叠层陶瓷电容器1，其具有内部电极层3和厚度3.5μm以下的层间电介质层2，上述层间电介质层2包含与上述内部电极层接触的接触电介质颗粒2a和与上述内部电极层不接触的非接触电介质颗粒2b；以该接触电介质颗粒2a的平均粒径为D50e，以该非接触电介质颗粒2b的平均粒径为D50d，则满足D50e＜0.450μm且(D50e/D50d)＝1.20～3.00(但是除了1.20和3.00)。本发明能提供即使在层间电介质层2薄层化的情况下，仍能期望得到85℃下偏置特性提高的叠层陶瓷电容器1。