公开(公告)号：CN108632148A

公开(公告)日：2018-10-09

申请号：CN201810315099.2

申请日：2018-04-10

Applicant: 西安电子科技大学

Inventor： 潘伟涛 ,  付新宇 ,  邱智亮 ,  郑凌 ,  赵海峰

IPC: H04L12/743 ,  H04L12/747 ,  H04L12/947 ,  H04L29/12

Abstract: 一种基于预读取方式的学习介质访问控制层MAC地址的装置及方法，其装置包括地址提取模块、学习模块、组帧模块、轮询模块、学习帧缓存模块、预读取模块、冲突检测模块、更新模块、时间模块。方法包括：提取二层以太网数据帧中的介质访问控制层MAC地址的源地址，根据该源地址读取地址表中的表项信息，然后根据该表项信息以及入端口信息组成学习帧；对学习帧进行冲突检测，从没有发生冲突或冲突已经结束的学习帧帧中提取表项信息更新地址表。本发明通过在对学习帧进行冲突检测的同时预先读取新的学习帧的方式，高了介质访问控制层MAC地址的学习速率。

公开(公告)号：CN107948094A

公开(公告)日：2018-04-20

申请号：CN201710983144.7

申请日：2017-10-20

Applicant: 西安电子科技大学

Inventor： 邱智亮 ,  赵海峰 ,  郑凌 ,  陈郝明 ,  潘伟涛 ,  王伟娜 ,  高丽丽 ,  张汶汶 ,  张森

IPC: H04L12/863

Abstract: 本发明公开一种数据帧无冲突入队处理的装置及方法，其装置包括CPU模块、入队调度模块、冲突检测模块、队列信息管理模块、缓存管理模块、接收总线模块和缓存区模块。方法包括：读取申请入队帧请求，进行门限仲裁，为满足要求的数据帧分配空闲缓存地址，由接收总线将数据帧搬移到缓存区对应地址中；根据冲突检测队首信息更新冲突情况，确定是否提前更新队首信息，以及根据队列长度信息更新冲突情况，修正队列长度更新值，完成数据帧的入队处理。本发明支持数据帧并行入队出队处理情况下，解决了队列信息更新冲突问题，提高了数据帧入队处理速度。

公开(公告)号：CN103455714B

公开(公告)日：2017-02-08

申请号：CN201310365661.X

申请日：2013-08-20

Applicant: 西安电子科技大学

Inventor： 张亮 ,  沈沛意 ,  宋娟 ,  董洛兵 ,  刘春红 ,  郑凌 ,  蔡玉鑫

IPC: G06F15/78

Abstract: 本发明公开了一种基于FPGA的DPR SoC自重构系统的耗时计算方法，在DPR SoC自重构系统进行动态实时重构过程中，依据数据的流向可分为三个互斥的耗时阶段，分别为DMEM-PRO阶段、PRO-ICAP阶段和ICAP-CM阶段，每个阶段对应的耗时分别为：RTDMEM-PRO，为处理器将部分配置数据从外部存储设备中读取到本地内存的时间；RTPRO-ICAP，为部分配置数据从处理器本地内存转移至重构控制器缓冲区的时间；RTICAP-CM，为部分配置数据从重构控制器的缓冲区域通过ICAP内部配置访问端口写入到FPGA配置空间的时间；得到DPR SoC自重构系统的全局耗时RT等于上述三个阶段的耗时之和。本发明还公开了一种基于耗时计算方法的性能评估方法。

公开(公告)号：CN107943826B

公开(公告)日：2020-04-14

申请号：CN201710974829.5

申请日：2017-10-19

Applicant: 西安电子科技大学 ,  中国电子科技集团公司第五十四研究所

Inventor： 邱智亮 ,  王伟娜 ,  孙士勇 ,  郑凌 ,  张之义 ,  赵海峰 ,  潘伟涛 ,  鲍民权

IPC: G06F16/28 ,  G06F16/2455

Abstract: 本发明提出了一种适用于多类字段的高速数据流分类装置及方法，主要用于解决现有流分类算法中存在的不适合多类字段高速查找的技术问题；其装置包括数据流处理模块、规则编码模块、规则匹配模块、优先级编码模块和指令码提取模块；其方法的步骤包括：用户定义匹配字段属性和数据流分类规则；数据流处理模块提取数据流中待匹配字段的关键信息；规则编码模块对用户定义的规则进行编码；规则编码模块对编码后规则进行存储及匹配；优先级编码模块对匹配结果进行优先级编码获得最终结果；指令码提取模块根据最终结果获取数据流对应的指令码信息。本发明具有支持多类字段的匹配、查找速度快、适用于硬件实现和大规模规则匹配时查找速度快的优点。

公开(公告)号：CN107872403B

公开(公告)日：2019-12-24

申请号：CN201711102124.0

申请日：2017-11-10

Applicant: 西安电子科技大学

Inventor： 邱智亮 ,  高丽丽 ,  潘伟涛 ,  郑凌 ,  王伟娜 ,  赵海峰 ,  张汶汶 ,  张森 ,  付新宇 ,  陈郝明

IPC: H04L12/869 ,  H04L12/873 ,  H04L12/851

Abstract: 本发明公开了一种实现层次化QoS的五级队列调度装置及方法，其装置包括流分类模块、入队级调度模块、共享缓存模块、业务流级调度模块、用户级调度模块、子网级调度模块、输出端口级调度模块、调度算法配置模块、流量控制模块和CPU接口模块。方法包括：对数据分组进行流分类，通过计算队列的入队门限来判断数据分组能否入队。依据待调度队列的权值属性，利用调度算法配置模块来配置各级调度算法，同时结合流量控制算法共同完成数据分组的出队调度过程。本发明通过选择合适的调度算法和流量控制算法，结合五级队列调度装置，能够更灵活的分配带宽。

公开(公告)号：CN105959224B

公开(公告)日：2019-01-15

申请号：CN201610472130.4

申请日：2016-06-24

Applicant: 西安电子科技大学 ,  中国电子科技集团公司第五十四研究所

Inventor： 潘伟涛 ,  刁卓 ,  郑凌 ,  张之义 ,  赵海峰 ,  刘春锐 ,  邱智亮 ,  鲍民权

IPC: H04L12/745

Abstract: 本发明公开了一种基于比特向量的高速路由查找装置及方法，主要解决现有路由查找方法数据结构与查找操作复杂，硬件实现困难，查找速度低的问题。其装置包括路由表编码模块、路由查找模块和优先编码器模块。其方法的步骤包括：将路由表中存放的所有路由表项按网络前缀长度降序排序；将路由表分割成多个路由表块；将路由表块转换为比特向量阵列存放在存储器中；从存储器中读出对应子地址中的比特向量按位相“与”；找出最长前缀匹配的路由表项。本发明具有数据结构与查找操作简单，易于硬件实现，查找速度高的优点。

公开(公告)号：CN108366111A

公开(公告)日：2018-08-03

申请号：CN201810117265.8

申请日：2018-02-06

Applicant: 西安电子科技大学

Inventor： 邱智亮 ,  张汶汶 ,  郑凌 ,  潘伟涛 ,  鲍民权 ,  王伟娜 ,  高丽丽 ,  赵海峰 ,  曾磊

IPC: H04L29/08 ,  H04L12/801 ,  H04L12/863

Abstract: 一种用于交换设备的数据包低时延缓存装置与方法，装置包括数据包聚合模块、调度器模块、数据接收模块、缓存区模块、动态内存分配模块、数据发送模块、内存块状态表模块、空闲内存块先入先出队列模块。方法包括：聚合模块将数据包聚合成固定大小的聚合数据块，调度器模块为聚合数据块分配缓存地址。动态内存块管理模块维护内存块使用信息，数据接收模块将聚合数据块搬移到相应的DRAM缓存单元中。输出端口向调度器模块发送读取申请，经冲突检测后，数据发送模块将数据包从缓存区输出至外部。本发明降低了缓存器的时延，提高了交换设备处理速度。

公开(公告)号：CN103455714A

公开(公告)日：2013-12-18

申请号：CN201310365661.X

申请日：2013-08-20

Applicant: 西安电子科技大学

Inventor： 张亮 ,  沈沛意 ,  宋娟 ,  董洛兵 ,  刘春红 ,  郑凌 ,  蔡玉鑫

IPC: G06F19/00

Abstract: 本发明公开了一种基于FPGA的DPR SoC自重构系统的耗时计算方法，在DPR SoC自重构系统进行动态实时重构过程中，依据数据的流向可分为三个互斥的耗时阶段，分别为DMEM-PRO阶段、PRO-ICAP阶段和ICAP-CM阶段，每个阶段对应的耗时分别为：RTDMEM-PRO，为处理器将部分配置数据从外部存储设备中读取到本地内存的时间；RTPRO-ICAP，为部分配置数据从处理器本地内存转移至重构控制器缓冲区的时间；RTICAP-CM，为部分配置数据从重构控制器的缓冲区域通过ICAP内部配置访问端口写入到FPGA配置空间的时间；得到DPR SoC自重构系统的全局耗时RT等于上述三个阶段的耗时之和。本发明还公开了一种基于耗时计算方法的性能评估方法。