公开(公告)号：CN204558028U

公开(公告)日：2015-08-12

申请号：CN201520242592.8

申请日：2015-04-21

Applicant: 福州大学

Inventor： 魏榕山 ,  黄海舟 ,  郭仕忠 ,  蔡宣敬 ,  张泽鹏

IPC: G11C11/16

CPC classification number: G11C11/1673 ,  G11C11/1693

Abstract: 本实用新型涉及一种基于折叠式比较器的STT-RAM读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本实用新型提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。

公开(公告)号：CN204632340U

公开(公告)日：2015-09-09

申请号：CN201520242390.3

申请日：2015-04-21

Applicant: 福州大学

Inventor： 魏榕山 ,  刘德鑫 ,  林心禹 ,  钱振煌 ,  于静 ,  张泽鹏

IPC: G11C11/16

CPC classification number: G11C11/161 ,  G11C11/1673 ,  G11C11/1693

Abstract: 本实用新型涉及一种基于两级放大器的低功耗STT-RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器；所述控制电路、并行磁隧道结、开环放大器两两相互连接，所述开环放大器还连接至所述控制逻辑电路和第一反相器，所述第一反相器与所述第一D触发器和第二D触发器连接；还包括一时钟输出模块，所述时钟输出模块的第一时钟信号输出端和第二时钟信号输出端分别与所述第一D触发器和第二D触发器的时钟控制输入端连接。本实用新型具有较快的读取速度、较小的硬件消耗、较低的成本等优点。