公开(公告)号：CN111949589A

公开(公告)日：2020-11-17

申请号：CN202010711709.8

申请日：2020-07-22

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 张晶威 ,  刘铁军 ,  刘丹

IPC: G06F13/40 ,  G06F13/42

Abstract: 本申请公开了一种时钟控制方法、装置、设备及存储介质。本方法相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。此外，本申请还提供一种时钟控制装置、设备及存储介质，有益效果同上所述。

公开(公告)号：CN106292987A

公开(公告)日：2017-01-04

申请号：CN201610647629.4

申请日：2016-08-09

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 刘铁军

IPC: G06F1/30

CPC classification number: G06F1/305

Abstract: 本发明公开了一种处理器掉电时序控制系统及方法，通过掉电检测电路实时检测处理器的供电电压，当供电电压低于预设阈值时，产生掉电触发信号；掉电控制电路与掉电检测电路相连，接收掉电触发信号后，经预设逻辑处理，将处理器控制在固定功耗的预设状态，以控制处理器内核电压的掉电速度。本发明所提供的处理器掉电时序控制系统及方法，当系统检测到电源掉电发生时，即刻将处理器置于一种确定的工作状态，消除由于掉电时处理器不同运行状态造成的内核电压功耗差异，使每一次处理器的内核电压掉电速度保持相同，保证最终的掉电时序符合要求。