公开(公告)号：CN100365598C

公开(公告)日：2008-01-30

申请号：CN200410098060.8

申请日：2004-12-02

Applicant: 松下电器产业株式会社

Inventor： 川口谦一 ,  三野吉辉

IPC: G06F13/00 ,  G06F13/38

CPC classification number: H04N21/4583

Abstract: 本发明在图像处理装置和图像输入输出装置与被它们共有访问的共有的存储器之间具备缓冲器，控制成只对特定的访问使用缓冲器，同时控制向共有的存储器的数据传输。对来自图像处理装置的单个传输请求和来自图像输入输出装置的突发传输请求，在缓冲器中保持单个传输数据，并且控制选择器以便进行向存储器的突发传输。

公开(公告)号：CN100336020C

公开(公告)日：2007-09-05

申请号：CN200410103669.X

申请日：2004-12-24

Applicant: 松下电器产业株式会社

Inventor： 山本泰宜 ,  隅田圭三 ,  三野吉辉

IPC: G06F9/445 ,  G06F11/10

Abstract: 在电力激活之后，传送器14检查具有所分配的第一错误校验码114并且存储在第一存储装置11中的引导程序111，使所述引导程序111经历检错/纠错过程，并将所述引导程序111传送到第二存储装置12。如果通过执行第二存储装置12上的引导程序111而正确地完成传送，CPU 10就为具有所分配的第二错误校验码115的主程序112执行检错/纠错过程，并将主程序112传送到第三存储装置13，在此之后CPU的控制分支到第三存储装置13上的主程序112。结果，能够在不采用NOR型快闪存储器的情况下执行系统引导。

公开(公告)号：CN1816129A

公开(公告)日：2006-08-09

申请号：CN200610001761.4

申请日：2006-01-25

Applicant: 松下电器产业株式会社

Inventor： 梅井具美 ,  三野吉辉 ,  山本泰宣

IPC: H04N5/92

CPC classification number: H04N19/40 ,  H04N19/12 ,  H04N19/139 ,  H04N19/15 ,  H04N19/154 ,  H04N19/156 ,  H04N19/159 ,  H04N19/162 ,  H04N19/46

Abstract: 本发明公开了一种记录装置：向其中存储一个或者多个记录数据块以及一个或者多个编码信息组，通过编码视频数据块创建各记录数据块，每个编码信息组是在编码视频数据块其中不同之一时提取的信息并且表示该视频数据块的特征；记录后的数据块与编码信息组一一对应存储；基于该存储后的编码信息组选择记录数据块；通过采用预定编码方法重编码所选择的记录数据块创建重编码数据块；在创建重编码数据块的过程中提取相应的重编码信息组；并存储(a)代替所选择的记录数据块的重编码数据块和(b)代替对应于所选择的记录数据块的编码信息组的重编码信息组。

公开(公告)号：CN101548270A

公开(公告)日：2009-09-30

申请号：CN200880000818.6

申请日：2008-06-09

Applicant: 松下电器产业株式会社

Inventor： 生形笃 ,  筒井龙太 ,  尾坂匡隆 ,  三野吉辉 ,  濑崎朋久 ,  土居大峰

IPC: G06F11/28

CPC classification number: G01R31/3177 ,  G01R31/3187

Abstract: 本发明公开了一种半导体装置及开发支援装置。对LSI内部信号(100－107)的状态进行监视，将信号名信息(31)、信号状态信息(32)以及信号状态已发生跃变的LSI内部的时间信息(33)包化并作为跟踪信息(10)输出到外部。在开发支援装置中，将跟踪信息(10)解码，再将LSI内部的时间信息变换为实时信息，然后，根据所得到的信息再现LSI内部信号的波形。能够用个数比跟踪信号的条数还少的端子(16)跟踪多个LSI内部信号。

公开(公告)号：CN101183313A

公开(公告)日：2008-05-21

申请号：CN200710142349.9

申请日：2004-12-24

Applicant: 松下电器产业株式会社

Inventor： 山本泰宜 ,  隅田圭三 ,  三野吉辉

IPC: G06F9/445

CPC classification number: G06F11/1417 ,  G06F11/1004

Abstract: 本发明公开了一种信息处理设备和用于该设备的ROM图像生成设备，其中，在电力激活之后，传送器14检查具有所分配的第一错误校验码114并且存储在第一存储装置11中的引导程序111，使所述引导程序111经历检错/纠错过程，并将所述引导程序111传送到第二存储装置12。如果通过执行第二存储装置12上的引导程序111而正确地完成传送，CPU 10就为具有所分配的第二错误校验码115的主程序112执行检错/纠错过程，并将主程序112传送到第三存储装置13，在此之后CPU的控制分支到第三存储装置13上的主程序112。结果，能够在不采用NOR型快闪存储器的情况下执行系统引导。

公开(公告)号：CN1841327A

公开(公告)日：2006-10-04

申请号：CN200610071652.X

申请日：2006-03-29

Applicant: 松下电器产业株式会社

Inventor： 寺井准一 ,  山本泰宜 ,  隅田圭三 ,  三野吉辉 ,  时本芳则

IPC: G06F9/445

CPC classification number: G06F9/4403

Abstract: 提供一种信息处理设备，其中将有效的初始程序传送至RAM，同时避开在低可靠存储设备(例如NAND型闪速存储器等设备)中存在的无效块。管理信息存储部分29存储指示第一存储设备31中的无效块的位置的管理信息30。当信息处理设备1通电时，控制传送确定部分20根据管理信息30从第一存储设备11的有效块中读取BSP 26，并将所述BSP 26传送至第二存储设备32。因此，可以避免读取存在于第一存储设备31中的无效块。

公开(公告)号：CN1725839A

公开(公告)日：2006-01-25

申请号：CN200510079952.8

申请日：2005-06-27

Applicant: 松下电器产业株式会社

Inventor： 三野吉辉 ,  山田笃志

IPC: H04N5/91 ,  H04N5/92 ,  G11B20/10

Abstract: 信息记录装置(20)包括：对节目数据进行编码的编码单元(22)，所述节目数据是由ADC(21)对通过调谐器(10)接收的使用者选定的广播信号进行了数字转换的节目数据；分割记录单元(23)，该分割记录单元把分成固定单元的编码节目数据记录到固定磁盘(24)上；重放单元(25)，其通过DAC(28)向监视器(30)输出解码的分割数据；压缩单元(26)，其把由重放单元(25)解码的压缩分割数据记录到固定磁盘(24)上；和清除单元(27)，其更新存储在固定磁盘(24)上的参考信息使之显示压缩分割数据的存储位置而不是分割数据的存储位置。