公开(公告)号：CN110677509A

公开(公告)日：2020-01-10

申请号：CN201910848709.X

申请日：2019-09-09

Applicant: 无锡江南计算技术研究所

Inventor： 张祯 ,  吴智 ,  黄益明 ,  张春林 ,  韩小虎 ,  建澜涛 ,  郑生滨

IPC: H04L29/12

Abstract: 本发明涉及网络设计与控制领域，具体涉及一种适用于高性能计算机的地址自动配置系统。本发明通过以下技术方案得以实现的：BMC管理系统，所述BMC管理系统包含编号配置模块和基于所述物理编号生成自身地址的地址生成模块，所述BMC管理系统基于自身位置生成下层BMC对应的地址配置文件；BMC系统，每个所述BMC系统均通过独立的物理通路与所述BMC管理系统连接，且获取对应的所述地址配置文件；计算节点，每个所述计算节点的CPU均有一条独立的维护通路与所述BMC系统连接。本发明的目的是提供一种适用于高性能计算机的地址自动配置系统，在让高性能计算机系统的节点和BMC均能实现MAC/IP的自动配置，减少人工维护成本，提高高性能计算机系统部署和维护效率。

公开(公告)号：CN102929742A

公开(公告)日：2013-02-13

申请号：CN201210423061.X

申请日：2012-10-29

Applicant: 无锡江南计算技术研究所

Inventor： 高剑刚 ,  徐江川 ,  姚玉良 ,  宋新亮 ,  吴智 ,  施得君 ,  胡舒凯

IPC: G06F11/10

Abstract: 一种18颗粒任意位宽存储接口的单颗粒容错方法，包括：采用256+32编码形式的纠错编码矩阵，并采用数据纵向积累校验字的方式进行校验；其中，纠错编码矩阵包括288行32列，其中纠错编码矩阵自上而下分为18个子矩阵，每个子矩阵包括16行32列；其中，在用Hi表示纠错编码矩阵的第i行、用Erj和Eri以及Ebi和Ebj表示单位矩阵情况下，纠错编码矩阵H满足以下3个条件：第一，任意子矩阵内各行向量线性不相关；第二，任意两个子矩阵满足Hi*Eri!=Hj*Erj(i!=j),Erj和Eri的取值范围为{1,2,3,4,5,6,…255}；第三，任意三个子矩阵满足Hi*Ebi+Hj*Ebj!=Hk*Erk(i!=j),Ebi，Ebj取值范围为{1,2,4,8,16,32,…128}。本发明提供了一种能够针对18片任意位宽颗粒的存储接口提供单颗粒容错能力、且能高效检出双颗粒故障的单颗粒容错方法。

公开(公告)号：CN115470450A

公开(公告)日：2022-12-13

申请号：CN202211046721.7

申请日：2022-08-30

Applicant: 无锡江南计算技术研究所

Inventor： 石嵩 ,  吴智 ,  吴铁彬 ,  唐勇 ,  谭弘兵

IPC: G06F17/16 ,  G06F7/50 ,  G06F7/523 ,  G06N3/063 ,  G06N3/04 ,  G06N3/08

Abstract: 本发明涉及人工智能技术领域，具体涉及一种矩阵乘运算装置及其低开销异常定位方法，包括呈矩阵排列的运算核心、北向数据加载器、西向数据整形与加载器、累加缓冲器、累加结果写回控制器、异常检测控制器和本地局部存储器，异常检测控制器与南侧一行及东侧一列运算核心连接，运算核心包括乘法器、加法器、累加数据寄存器和异常寄存器，乘法器接收北向数据和西向数据，乘法器计算北向数据和西向数据的乘积，加法器与乘法器及累加数据寄存器连接，加法器计算乘法器输出值与累加数据寄存器值的和，并输出到南侧的运算核心的累加数据寄存器，异常寄存器与乘法器及加法器连接。本发明的有益技术效果包括：能够及时排查异常情况，提高异常排除效率。