-
公开(公告)号：CN110474641B
公开(公告)日：2022-09-20
申请号：CN201910770614.0
申请日：2019-08-20
申请人： 合肥工业大学
摘要： 本发明公开了一种应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法，该电路包括：循环温度计码转多进制译码电路模块、多进制转二进制逻辑译码器模块、串行加法器组模块；其中，循环温度计码转多进制码模块中包含递归钳位校正逻辑。本发明能减少由于电路结构以及工艺限制对ADC量化精度的影响，从而实现高速、准确的数字编码。
-
公开(公告)号：CN108055039B
公开(公告)日：2021-01-15
申请号：CN201810090351.4
申请日：2018-01-30
申请人： 合肥工业大学
IPC分类号： H03M1/10
摘要： 本发明公开了一种用于TIADC采样时间误差的全数字校准模块，TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其中校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；本发明能以较低的硬件消耗完成能适用于任意通道的TIADC系统校准，且该校准方案能够校准整个Nyquist采样频率以内的信号，并且进行高效的补偿，从而以较小的硬件开销快速准确地实现通道间时间误差的校准。
-
公开(公告)号：CN110474641A
公开(公告)日：2019-11-19
申请号：CN201910770614.0
申请日：2019-08-20
申请人： 合肥工业大学
摘要： 本发明公开了一种应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法，该电路包括：循环温度计码转多进制译码电路模块、多进制转二进制逻辑译码器模块、串行加法器组模块；其中，循环温度计码转多进制码模块中包含递归钳位校正逻辑。本发明能减少由于电路结构以及工艺限制对ADC量化精度的影响，从而实现高速、准确的数字编码。
-
公开(公告)号：CN104901695A
公开(公告)日：2015-09-09
申请号：CN201510377762.8
申请日：2015-06-29
申请人： 合肥工业大学 , 合肥工大先行微电子技术有限公司
IPC分类号： H03M1/10
摘要： 本发明公开了一种用于TIADC采样时间误差的校准模块，TIADC是由数据转换模块和数据复合模块构成，数据转换模块是由M个采样保持电路和M个子通道ADC构成的M个通道而组成，在数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模块；参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在带参考通道的数据转换模块和数据复合模块之间设置校准模块；校准模块是由M个自相关运算模块、存储器、M-1个求差模块以及M-1个误差补偿模块组成。本发明适用于任意通道的TIADC系统校准且适用于整个Nyquist采样频率以内的信号，能简单的获得各通道之间的相对采样时间误差并进行高效的补偿，从而以较小的硬件开销快速准确地实现通道间时间误差校准。
-
公开(公告)号：CN104008085A
公开(公告)日：2014-08-27
申请号：CN201410233120.6
申请日：2014-05-28
申请人： 合肥工业大学
IPC分类号： G06F15/173
摘要： 本发明涉及一种片上网络(Network on Chip,NoC)中延迟上界的多出口聚集流分析方法。本方法主要通过以下步骤来实现：步骤a：确定目标流，选定一条流为目标流，其他流均为冲突流；步骤b：搜索冲突流并切割为标准流类，在目标流路径上寻找所有冲突流，并将其切割为Ⅰ类标准流，Ⅱ类标准流；步骤c：计算标准流的到达曲线，以得到每一类标准流的到达曲线；步骤d：计算第Ⅱ类标准流各个分流的瓶颈节点；步骤e：根据公式计算目标流延迟上界。本发明在分析层面计算目标流延迟时，更加精确，使分析结果更加贴近实际仿真时得到的最大延迟，从而给网络性能评估带来极大的便利。
-
公开(公告)号：CN118631252A
公开(公告)日：2024-09-10
申请号：CN202410845871.7
申请日：2024-06-27
申请人： 合肥工业大学
摘要： 本发明公开了一种基于模糊控制的流水线模数转换器后台校准方法，涉及模数转换器转换领域，包括：参考模数转换器、模糊控制器、模糊规则更新模块及数据输出单元；其中，待校准流水线模数转换器与参考模数转换器接入同一信号源并量化得到各自的各级量化数字码以及量化输出；模糊控制器以待校准模数转换器的多级量化数字码作为输入推理得到误差补偿值；模糊规则更新模块用于实时更新模糊规则库；数据输出单元将待校准流水线模数转换器的量化输出与误差补偿值叠加，得到待校准模数转换器的校准输出。本发明能完成量化数字码与误差之间的映射，从而能实现流水线模数转换器的线性及非线性误差的校准。
-
公开(公告)号：CN117408315B
公开(公告)日：2024-06-25
申请号：CN202311392418.7
申请日：2023-10-25
申请人： 合肥工业大学
IPC分类号： G06N3/0499 , G06N3/048 , G06N3/063 , H03M1/10 , H03M3/00
摘要： 本发明公开了一种用于流水线模数转换器后台校准的前向推理模块，涉及模数转换器校准领域，前向推理模块搭载用于校准流水线模数转换器的三层神经网络，在神经网络的前端待校准的流水线模数转换器和sigma‑delta ADC接入同一个模拟信号源，待校准的流水线模数转换器的输出的数字信号作为训练集输入神经网络，该前向推理模块包括：权值偏置存储单元、输入层神经元单元、隐藏层神经元单元和输出层神经元单元；神经网络初始化时各层神经元单元从权值偏置存储单元中读取权值和偏置数据，设置神经元的参数；输入层神经元单元接收前端的数模转换器发送的信号，输入层神经元单元与隐藏层神经元单元互相连接，隐藏层神经元单元与输出层神经元单元互相连接。
-
公开(公告)号：CN116032283B
公开(公告)日：2023-09-22
申请号：CN202310027133.7
申请日：2023-01-09
申请人： 合肥工业大学
摘要： 本发明公开了一种带DCOC校准的可编程增益放大电路及实现方法,其中一种带DCOC校准的可编程增益放大电路包括：可编程增益放大电路的输入端通过电阻与信号输入端连接，所述可编程增益放大电路的同相输出端与DCOC直流失调消除电路的正输入端连接，所述可编程增益放大电路的反向输出端与所述DCOC直流失调消除电路的负输入端连接，所述DCOC直流失调消除电路的输出端分别与所述可编程增益放大电路的输入端和所述信号输入端连接。本发明使用两级增益可调的PGA级联形式实现了整体12bits可调，增益范围1～4096倍的动态增益范围，并且能够消除在可编程放大电路输入端的直流失调电压。
-
公开(公告)号：CN114826267A
公开(公告)日：2022-07-29
申请号：CN202210481106.2
申请日：2022-05-05
申请人： 合肥工业大学
IPC分类号： H03M1/12
摘要： 本发明公开了一种高能效相位量化的ADC系统，包括：时钟模块、采样保持电路模块、比较器模块、数字控制模块、寄存器模块、以及参考电平生成模块；其中，采样保持电路模块是用于对输入信号I以及输入信号Q进行采样并保持；比较器模块是用于比较输入的信号大小并输出数字码结果；时钟模块是用于产生系统内需要的时钟信号；数字控制模块是用于产生系统内的控制信号；寄存器模块是用于存储输出信号；参考电平生成模块是用于产生参考电平。本发明能将输入信号的相位信息转变为数字码信息，并且相对以往结构拥有更高能效。
-
公开(公告)号：CN111464186A
公开(公告)日：2020-07-28
申请号：CN202010349502.0
申请日：2020-04-28
申请人： 合肥工业大学
IPC分类号： H03M1/38
摘要： 本发明公开了一种高速Pipeline-SAR型的模数转换器，包括：第一级M位粗量化模数转换器、第二级N-M+1位精量化模数转换器、级间残差放大器和数据输出单元；第一级M位粗量化模数转换器接收外部的模拟输入信号并进行转换，得到一组M位粗量化结果；级间残差放大器将粗量化模数转换器的残差电压放大后，由第二级N-M+1位精量化模数转换器采样并进行转换，得到一组N-M+1位精量化结果；数据输出单元对M位粗量化结果与N-M+1位精量化结果进行处理后输出，从而完成模拟信号到数字信号的转换。本发明提能进一步提高Pipeline-SAR型的模数转换器的速度并降低其功耗，从而提升数据采集系统的整体性能。
-
-
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.047 秒)
