基于零拷贝方式的多应用程序报文接收方法和装置

    公开(公告)号:CN101877666B

    公开(公告)日:2013-05-08

    申请号:CN200910238009.5

    申请日:2009-11-13

    Abstract: 本发明提供一种基于零拷贝方式的多应用程序报文接收方法和装置,其中接收方法包括以下步骤:在网卡驱动程序中申请连续内存空间作为报文接收的缓冲区队列;在网卡相关寄存器中设置一个缓冲区队列写指针寄存器和多个缓冲区队列读指针寄存器,每个缓冲区队列读指针寄存器对应一个应用程序;网卡接收报文,如果缓冲区队列未存储满则将报文存储在缓冲区队列,同时更新写指针寄存器;以及每个应用程序分别判断是否有要接收的报文存储在缓冲区队列中,如果有,则将报文从缓冲区队列中取走,同时网卡驱动程序更新应用程序对应的缓冲区队列读指针寄存器。本发明能够基于零拷贝方式,实现多个应用程序同时进行报文接收,明显降低了CPU的占有率。

    存储设备硬件调试的方法及系统

    公开(公告)号:CN101697285B

    公开(公告)日:2013-03-20

    申请号:CN200910235297.9

    申请日:2009-09-30

    Abstract: 本发明提出了一种存储设备硬件调试的方法及系统。该方法包括以下步骤:建立被调试存储设备的镜像,该镜像的存储单元与被调试存储设备的存储单元一一映射;对被调试存储设备和镜像进行读写操作;根据镜像定位被调试存储设备的缺陷。本发明所提出的存储设备硬件调试的方法及系统,可以辅助高速设备的硬件调试,使调试难度降低,缩减硬件的开发周期。

    用于零拷贝缓冲区队列网络数据发送和接收的处理方法和装置

    公开(公告)号:CN101707564B

    公开(公告)日:2012-10-10

    申请号:CN200910242095.7

    申请日:2009-12-04

    Abstract: 本发明提供一种用于零拷贝缓冲区队列网络数据发送和接收的处理方法和装置,其中,该数据发送的处理方法包括:在网卡驱动程序中申请预定大小的连续内存作为用于报文发送的缓冲区队列;将所申请的连续内存的首地址转换为物理地址并将物理地址和内存的大小存储到网卡相关寄存器中;以及在网卡寄存器中设置用于缓冲区队列的读指针寄存器和写指针寄存器,在发送报文时,根据所要发送的报文、物理地址以及内存的大小更新读指针寄存器和写指针寄存器。

    用于IP包分类设备的五元组规则更新方法和装置

    公开(公告)号:CN101702726B

    公开(公告)日:2012-06-27

    申请号:CN200910238004.2

    申请日:2009-11-13

    Abstract: 本发明提供一种用于IP包分类设备的五元组规则更新方法和装置,其中,该方法包括通过软件维护用于IP包分类设备的五元组规则表,使用于IP包分类设备的五元组规则表与过滤网卡设备中的五元组规则表相一致,其中,当用户对用于IP包分类设备的五元组规则表进行操作时,确定操作的有效性,并在操作有效时更新过滤网卡设备中的相关信息;当接收到过滤网卡设备发送的规则无效信息时,根据规则无效信息删除用于IP包分类设备的五元组规则表中相应的规则;以及以预定周期对五元组规则表中的规则生命期进行判断,删除无效的规则。通过软件维护五元组规则表,可以满足各种对五元组规则表的操作,保证过滤网卡设备中的五元组规则表是正确的。

    交换机及其实现方法
    16.
    发明授权

    公开(公告)号:CN101826969B

    公开(公告)日:2012-04-25

    申请号:CN200910242642.1

    申请日:2009-12-11

    Abstract: 本发明公开了交换机及其实现方法,该交换机包括中央处理芯片、多个外围端口扩展芯片和多个端口,多个外围端口扩展芯片用于将中央处理芯片连接至多个端口以扩展千兆以太网端口,其特征在于,交换机还包括:多个附加外围端口扩展芯片,连接至中央处理芯片;多个连接器,连接至多个附加外围端口扩展芯片;多个扩展子板,连接至多个连接器;以及多个附加端口,连接至多个扩展子板。通过本发明,可以容易地将交换机的端口扩展到96口,并且结构简单、成本低、性能优。

    单功能PCI设备的多功能模拟实现方法和装置

    公开(公告)号:CN102043738A

    公开(公告)日:2011-05-04

    申请号:CN200910235676.8

    申请日:2009-10-12

    Abstract: 本发明提供一种单功能PCI设备的多功能模拟实现方法和装置,其中实现方法包括下列步骤:PCI设备驱动程序根据预先设置的参数确定单功能PCI设备要模拟成多功能设备的数量;在单功能PCI设备寄存器中添加相应数量的控制寄存器、状态寄存器和中断控制器,分别用于对每个多功能设备的模拟接口进行操作;以及在PCI设备驱动程序中将单功能PCI设备向操作系统内核注册为相应数量的多功能设备,产生相应数量的模拟接口。本发明通过将物理特性为单功能PCI设备在驱动程序里模拟成多功能PCI设备,从而使用户不需改变使用方式,更加容易地操作、控制单功能PCI设备。

    基于零拷贝方式的TCP/IP协议报文发送方法和装置

    公开(公告)号:CN101707590A

    公开(公告)日:2010-05-12

    申请号:CN200910093984.1

    申请日:2009-09-25

    Abstract: 本发明提供一种基于零拷贝方式的TCP/IP协议报文发送方法和装置,其中,该方法包括:在发送报文直接内存访问数据缓冲区的头部中保留预定字段用于存储控制信息;网卡将用户传递的TCP/IP协议报文存储在发送报文直接内存访问数据缓冲区中;网卡根据TCP/IP协议报文更新发送报文直接内存访问数据缓冲区的头部中的控制信息;以及网卡根据报文直接内存访问数据缓冲区的头部中的控制信息,将所保存的TCP/IP协议报文重新组合成连续的报文后发送出去。本发明不需要占用CPU资源,并且不需要进行数据拷贝操作,可以明显地加快报文的构造及发送速度,满足了高流量下的报文发送应用需求。

    SDH帧头的检测方法
    19.
    发明公开

    公开(公告)号:CN101702642A

    公开(公告)日:2010-05-05

    申请号:CN200910238006.1

    申请日:2009-11-13

    Abstract: 本发明公开了一种SDH帧头的检测方法,该方法包括以下步骤:S102,接收并行数据码流;S104,以最小检测单元将并行数据码流分别与帧头的多种组合分别进行比较,以确定并行数据码流是否与多种组合中的一种相同;以及S106,如果并行数据码流与多种组合中的一种相同,则确定检测到帧头。通过本发明,能够利用少量的硬件逻辑资源实现对SDH帧头的快速有效检测及数据重排,灵活性高。

    内存控制器
    20.
    发明公开

    公开(公告)号:CN101702326A

    公开(公告)日:2010-05-05

    申请号:CN200910236805.5

    申请日:2009-10-30

    Abstract: 一种内存控制器,包括:数据通道接口模块,用于根据内存所选用的颗粒规格将来自内存读引擎和/或内存写引擎的访问请求的线性地址转换为段地址形式的地址,并控制访问请求、待写入数据的存储;地址存储模块,用于存储由数据通道接口模块转换后的访问请求;数据存储模块,用于存储来自内存写引擎的待写入数据;状态机模块,用于根据内存的内部状态发送内存操作命令以及地址存储模块存储的访问请求,且能够控制数据存储模块中存储的待写入数据的调度;物理接口模块,用于根据内存的数据要求对状态机模块发送的访问请求和待写入数据进行转换处理并发送至内存,并且用于根据内存控制器的数据要求对来自内存的数据进行转换并发送至数据通道接口模块。

Patent Agency Ranking