-
公开(公告)号：CN107204323B
公开(公告)日：2020-10-23
申请号：CN201611189728.9
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 本发明实施例提供一种半导体结构及其制造方法，其包括半导电衬底和半导电衬底中的掺杂区。掺杂区具有与半导电衬底相反的导电类型。半导体结构还包含掺杂区中的电容器，其中电容器包括多个电极并且多个电极彼此绝缘。半导体结构进一步包含电容器中的并且被多个电极包围的插塞。
-
公开(公告)号：CN110943155A
公开(公告)日：2020-03-31
申请号：CN201910789075.5
申请日：2019-08-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中提供一种压电器件。所述压电器件包括半导体衬底。在半导体衬底之上设置有第一电极。在第一电极上设置有压电结构。在压电结构上设置有第二电极。在半导体衬底之上设置有加热元件。加热元件被配置成将压电结构加热到恢复温度达一时间段，其中将压电结构加热到恢复温度达所述时间段会改善压电器件的劣化的电特性。
-
公开(公告)号：CN110660781A
公开(公告)日：2020-01-07
申请号：CN201910573332.1
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本公开涉及一种金属-绝缘体-金属电容器，其具有上覆在衬底上的顶部电极。钝化层上覆在顶部电极上。钝化层具有台阶区，所述台阶区从顶部电极的顶表面连续地延伸到顶部电极的侧壁并连续地接触顶部电极的顶表面及侧壁。金属框架上覆在钝化层上。金属框架从钝化层的顶表面连续地延伸到台阶区中钝化层的上侧壁并连续地接触钝化层的顶表面及所述上侧壁。金属框架具有突起部，所述突起部延伸穿过钝化层并接触顶部电极的顶表面。
-
公开(公告)号：CN109801968A
公开(公告)日：2019-05-24
申请号：CN201811257747.X
申请日：2018-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本公开实施例提供一种半导体元件，包括具有元件区域的半导体基板。隔离结构于封闭路径中横向延伸，以标定元件区域。第一源极/漏极区域及第二源极/漏极区域，位于元件区域中且横向相隔。第一源极/漏极区域的侧壁与隔离结构于第一隔离结构侧壁直接接触。第一源极/漏极区域的其余侧壁与隔离结构分隔。选择性导电沟道位于元件区域中，选择性导电沟道自第一源极/漏极区域横向延伸至第二源极/漏极区域。半导体元件还包括具有中央部分及第一外围部分的平板。中央部分覆盖选择性导电沟道，且第一外围部分朝第一隔离结构侧壁突出于中央部分。
-
公开(公告)号：CN109307701A
公开(公告)日：2019-02-05
申请号：CN201711281901.2
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G01N27/414
Abstract: bioFET器件包括具有第一表面和与第一表面相对、平行的第二表面的半导体衬底以及半导体衬底上的多个bioFET传感器。每个bioFET传感器均包括形成在半导体衬底的第一表面上的栅极以及形成在栅极下面的半导体衬底内和半导体衬底中的源极/漏极(S/D)区域之间的沟道区域。沟道区域包括半导体衬底的第二表面的部分。隔离层设置在半导体衬底的第二表面上。隔离层具有位于多个bioFET传感器的多于一个bioFET传感器的沟道区域上方的开口。界面层设置在开口中的多于一个bioFET传感器的沟道区域上。本发明的实施例涉及BioFET器件的制造方法和传感器阵列。
-
Patent Agency Ranking
公开(公告)号：CN105047627A
公开(公告)日：2015-11-11
申请号：CN201510096437.4
申请日：2015-03-04
Applicant: 台湾积体电路制造股份有限公司
Inventor： 亚历克斯·卡尔尼茨基 , 段孝勤 , 黄士芬 , 郑新立 , 徐英杰
IPC: H01L23/48 , H01L21/768
CPC classification number: H01L23/481 , H01L21/76898 , H01L23/528 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括：具有顶面和底面的晶圆衬底；以及通过穿过晶圆衬底的顶面和底面的深沟槽绝缘体限定在晶圆衬底中的导电柱。制造半导体结构的方法包括以下步骤。从晶圆衬底的顶面形成深沟槽以在晶圆衬底中限定导电区。用掺杂剂掺杂导电区。用绝缘材料填充深沟槽以形成深沟槽绝缘体。以及从晶圆衬底的底面减薄晶圆衬底以暴露深沟槽绝缘体并且隔离导电区，从而形成导电柱。
-
公开(公告)号：CN112331770B
公开(公告)日：2025-04-11
申请号：CN202010147423.1
申请日：2020-03-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本发明涉及一种金属‑绝缘体‑金属(MIM)器件。金属‑绝缘体‑金属器件包含衬底，以及堆叠在衬底上方的第一电极和第二电极。介电层布置于第一电极与第二电极之间。此外，金属‑绝缘体‑金属器件包含安置于衬底上方且通过第一电极与介电层分离的钛吸气层。钛吸气层具有比介电层更高的吸氢能力。
-
公开(公告)号：CN113053877B
公开(公告)日：2025-03-21
申请号：CN202011563976.1
申请日：2020-12-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种包含邻接沟槽电容器的柱结构的集成电路(IC)。衬底具有定义沟槽的多个侧壁。沟槽延伸到衬底的前侧表面中。沟槽电容器包含多个电容器电极层和多个电容器介电层，多个电容器电极层和多个电容器介电层分别衬于沟槽且定义衬底内的空腔。柱结构设置于衬底内。柱结构具有第一宽度和小于第一宽度的第二宽度。第一宽度与衬底的前侧表面对准，且第二宽度与设置在前侧表面之下的第一点对准。
-
公开(公告)号：CN118841405A
公开(公告)日：2024-10-25
申请号：CN202410849412.6
申请日：2024-06-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 根据本申请的实施例提供了电阻器及其形成方法。根据本发明实施例提供了一种器件结构包括：衬底；第一金属间介电(IMD)层，位于衬底上方；电阻器，包括位于第一IMD层上方的第一电阻器层、位于第一电阻器层上方的第二电阻器层、以及位于第二电阻器层上方的第三电阻器层；第二IMD层，位于第一IMD层和电阻器上方；以及第一接触通孔，延伸穿过第二IMD层和第三电阻器层，并且终止于第一电阻器层中，和第二接触通孔，延伸穿过第二IMD层和第三电阻器层，并且终止于第一电阻器层中。根据本申请的其他实施例，还提供了半导体器件及其形成方法。
-
公开(公告)号：CN112885903A
公开(公告)日：2021-06-01
申请号：CN202011353442.6
申请日：2020-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L27/088
Abstract: 本发明实施例涉及高压装置。根据本发明的一些实施例，一种高压装置包含：衬底；至少一第一隔离件，其在所述衬底中；第一阱区；框架状栅极结构，其在所述第一阱区上方且覆盖所述第一隔离件的一部分；漏极区，其在所述第一阱区中且通过所述第一隔离件而与所述框架状栅极结构分离；及源极区，其通过所述第一隔离件及所述框架状栅极结构而与所述漏极区分离。所述第一阱区、所述漏极区及所述源极区包含第一导电类型，且所述衬底包含第二导电类型。所述第一导电类型及所述第二导电类型彼此互补。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.046 seconds)
