-
公开(公告)号：CN102185616B
公开(公告)日：2013-04-03
申请号：CN201110116040.9
申请日：2011-05-05
Applicant: 北京大学
IPC: H03M13/11
Abstract: 本发明提供了基于行列联合迭代译码的LDPC码构造方法，包括步骤：1)初始化LDPC码的参数；2)设定行(块行)运算顺序；3)利用Peg或(Block-Peg)算法构造LDPC码(QC-LDPC码)的H矩阵，其中要求在确定非零元素(子块)的位置时，即在确定H矩阵二分图的连接时，满足条件：在同一个变量节点上连接的所有校验节点中，不存在任何两个校验节点在步骤2)中确定的排列顺序下是相邻的；本发明方法构造的LDPC码在行运算顺序上相邻两行中的非零块不在同一列，降低了硬件实现时行与行之间的信息更新延时，提高了译码速率。
-
Patent Agency Ranking
公开(公告)号：CN103220002B
公开(公告)日：2016-11-09
申请号：CN201210016995.1
申请日：2012-01-18
Applicant: 北京大学
IPC: H03M13/11
Abstract: 本发明涉及一种准循环LDPC码的构造方法，待构造的准循环LDPC码通过树图模型Tanner图表示，其准循环校验矩阵参数为，基矩阵的大小m×n、Block矩阵的大小p×p、基矩阵变量节点维度分布(dv)；其步骤包括，1)根据所述基矩阵变量节点维度分布(dv)确定校验节点均匀化维度分布(dc)，根据所述维度分布(dc)向Tanner图中添加所有n个变量节点；2)向Tanner图中逐行添加m个校验节点并选择预挑选变量节点，通过边线权重确定达到权重预设值的变量节点，所述确定的变量节点为一备选集合；在所述备选集合中筛选变量节点规避度(ADeg)等于或大于时延(DLY)点；3)根据步骤2)所获得点确定Tanner图中边线权重，添加Tanner中相应边，根据该Tanner图得到构造的准循环LDPC，码，完成准循环LDPC码的构造。
-
公开(公告)号：CN103220002A
公开(公告)日：2013-07-24
申请号：CN201210016995.1
申请日：2012-01-18
Applicant: 北京大学
IPC: H03M13/11
Abstract: 本发明涉及一种准循环LDPC码的构造方法，待构造的准循环LDPC码通过树图模型Tanner图表示，其准循环校验矩阵参数为，基矩阵的大小m×n、Block矩阵的大小p×p、基矩阵变量节点维度分布(dv)；其步骤包括，1)根据所述基矩阵变量节点维度分布(dv)确定校验节点均匀化维度分布(dc)，根据所述维度分布(dc)向Tanner图中添加所有n个变量节点；2)向Tanner图中逐行添加m个校验节点并选择预挑选变量节点，通过边线权重确定达到权重预设值的变量节点，所述确定的变量节点为一备选集合；在所述备选集合中筛选变量节点规避度(ADeg)等于或大于时延(DLY)点；3)根据步骤2)所获得点确定Tanner图中边线权重，添加Tanner中相应边，根据该Tanner图得到构造的准循环LDPC码，完成准循环LDPC码的构造。
-
公开(公告)号：CN102185615B
公开(公告)日：2013-05-08
申请号：CN201110115975.5
申请日：2011-05-05
Applicant: 北京大学
IPC: H03M13/11
Abstract: 本发明提供一种适于并行译码实现的LDPC码构造方法，包括步骤：1)初始化LDPC码的参数；2)确定译码并行度Pr，即需要同时进行译码的行数，将H阵的每一行的元素看做校验节点，每一列的元素看做变量节点，将所有校验节点按照并行运算要求，规划成多个校验节点集合，每个集合含多个校验节点；3)构造LDPC码的H矩阵，其中要求在确定非零元素的位置时，即在确定H矩阵二分图的连接时，满足在同一个变量节点上连接的所有校验节点中，不存在任何两个校验节点属于同一个校验节点集合。该方法能构造并行度更高的LDPC码，因而可以支持更高的并行译码速率。
-
公开(公告)号：CN102185616A
公开(公告)日：2011-09-14
申请号：CN201110116040.9
申请日：2011-05-05
Applicant: 北京大学
IPC: H03M13/11
Abstract: 本发明提供了基于行列联合迭代译码的LDPC码构造方法，包括步骤：1)初始化LDPC码的参数；2)设定行(块行)运算顺序；3)利用Peg或(Block-Peg)算法构造LDPC码(QC-LDPC码)的H矩阵，其中要求在确定非零元素(子块)的位置时，即在确定H矩阵二分图的连接时，满足条件：在同一个变量节点上连接的所有校验节点中，不存在任何两个校验节点在步骤2)中确定的排列顺序下是相邻的；本发明方法构造的LDPC码在行运算顺序上相邻两行中的非零块不在同一列，降低了硬件实现时行与行之间的信息更新延时，提高了译码速率。
-
公开(公告)号：CN100583653C
公开(公告)日：2010-01-20
申请号：CN200810056049.3
申请日：2008-01-11
Applicant: 北京大学
IPC: H03M13/11
Abstract: 本发明公开了一种LDPC级联码的设计方案，是以LDPC码为水平码、SPC码为垂直码的LDPC-SPC乘积码，所述SPC码码字的每一个比特通过n个LDPC码码字在相应位置的比特偶校验得到。该方案能够克服LDPC码的误码平层，并且比BCH码级联方法有更高的灵活性以及更大的编码增益。本发明同时给出了LDPC-SPC乘积码的编码方法和两种译码方法(硬判决方法和软判决迭代方法)，并提供了相应的译码器。本发明提出的LDPC-SPC乘积码能够以非常小的冗余代价取得较大的编码增益，是一种适用于对延时不敏感的业务的信道编码方案。
-
-
-
-
-
Search Results
16
records
(took 0.021 seconds)
