公开(公告)号：CN1247035C

公开(公告)日：2006-03-22

申请号：CN03115710.6

申请日：2003-03-10

Applicant: 大唐移动通信设备有限公司

Inventor： 王荣 ,  路成业 ,  雷旭 ,  王晓虎

IPC: H04Q7/20 ,  H04M9/00 ,  H04J3/00 ,  H03M13/27

CPC classification number: H03M13/2714

Abstract: 本发明公开了一种用FPGA实现的3GPP Turbo码内交织器，该交织器包括：交织参数计算单元，s序列计算单元，q序列计算单元，置换及删减单元四个部分。其中的s序列计算单元和q序列计算单元中的求模电路通过累减操作来实现，并且可以复用。一个行内置换单元中的求模运算则通过一个减法电路完成。本发明的行内置换单元的乘法器则转化成了一个加法器来实现，在q序列计算单元，将求最大公约数的运算简化成了查表运算。这样大大减少了资源消耗。在行内、行间置换的过程中省略了r序列的计算。本发明完全可以采用FPGA硬件来实现，做到实时处理。

公开(公告)号：CN100461904C

公开(公告)日：2009-02-11

申请号：CN200510130340.7

申请日：2005-12-12

Applicant: 大唐移动通信设备有限公司

Inventor： 范永 ,  邹素玲 ,  路成业

IPC: H04Q7/30

Abstract: 本发明涉及通信领域。本发明提出一种基于多核架构处理器实现的基带处理装置，采用多个数字信号处理器，每个数字信号处理器包括多个处理单元；数字信号处理器用作上行码片处理器、下行码片处理器、符号处理器。本发明能有效提高了单板BBU的集成度，增加了单板BBU支持的用户数目；硬件设计简单，而且可以灵活配置为支持三载波的智能天线或者六载波的单天线。

公开(公告)号：CN1531353A

公开(公告)日：2004-09-22

申请号：CN03115710.6

申请日：2003-03-10

Applicant: 大唐移动通信设备有限公司

Inventor： 王荣 ,  路成业 ,  雷旭 ,  王晓虎

IPC: H04Q7/20 ,  H04M9/00 ,  H04J3/00 ,  H03M13/27

CPC classification number: H03M13/2714

Abstract: 本发明公开了一种用FPGA实现的3GPP Turbo码内交织器，该交织器包括：交织参数计算单元，s序列计算单元，q序列计算单元，置换及删减单元四个部分。其中的s序列计算单元和q序列计算单元中的求模电路通过累减操作来实现，并且可以复用。一个行内置换单元中的求模运算则通过一个减法电路完成。本发明的行内置换单元的乘法器则转化成了一个加法器来实现，在q序列计算单元，将求最大公约数的运算简化成了查表运算。这样大大减少了资源消耗。在行内、行间置换的过程中省略了r序列的计算。本发明完全可以采用FPGA硬件来实现，做到实时处理。