公开(公告)号：CN115021893A

公开(公告)日：2022-09-06

申请号：CN202210697673.1

申请日：2022-06-20

Applicant: 南京理工大学 ,  中国科学院信息工程研究所

Inventor： 周永彬 ,  张倩 ,  赵竟霖 ,  高宜文 ,  刘月君

IPC: H04L9/06

Abstract: 本发明公开了一种共享核心函数的高效安全密码硬件。本发明的高效安全密码硬件在对加解密运算进行了形式一致化设计并构建融合T表后，进行了硬宏存储器块实现；其中形式一致化能够为共享核心函数提供形式上的基础；融合T表构建是共享核心函数设计的重要步骤，解决了SPN结构密码算法加解密不对称带来的额外资源消耗问题；硬宏存储器块实现是共享核心函数硬件实现的侧信道安全性提升的关键步骤。本发明大幅度降低了资源消耗，减少了密码实现所需要的面积，而且能够抵抗侧信道攻击，提升密码硬件实现的侧信道安全性。

公开(公告)号：CN107070630B

公开(公告)日：2019-10-11

申请号：CN201710035186.8

申请日：2017-01-17

Applicant: 中国科学院信息工程研究所

Inventor： 张锐 ,  张倩 ,  周永彬 ,  邱爽

IPC: H04L9/00 ,  H04L9/06 ,  H04L9/08

Abstract: 本发明公开了一种AES算法的快速安全硬件结构。本发明包括密钥扩展模块和加密模块；加密模块中的初始密钥加模块生成初始输入发送给四选二选择器；掩码字节替换模块对共享因子进行掩码字节替换后分别输出给行移位模块；行移位模块将移位处理结果输入列混淆模块；行移位模块及与其连接的列混淆模块将处理结果发送给一二选一选择器；其中一二选一选择器的输出端与轮密钥加模块输入端连接,轮密钥加模块的另一输入端与密钥扩展模块的轮密钥输出端连接，轮输出端与四选二选择器的轮输入端连接；另一二选一选择器的轮输出端与该四选二选择器的轮输入端连接；两二选一选择器的密文输出端分别与密文生成单元的输入端连接。本发明可保证敏感数据的安全。

公开(公告)号：CN118551233B

公开(公告)日：2025-02-14

申请号：CN202410584209.0

申请日：2024-05-11

Applicant: 南京理工大学 ,  中国科学院信息工程研究所

Inventor： 周永彬 ,  赵竟霖 ,  张倩

IPC: G06F18/22 ,  G06F18/23 ,  G06F18/15 ,  G06F21/60 ,  G06F123/02

Abstract: 本发明公开了一种基于时间模板匹配的特征点提取方法，属于信息安全技术领域。本发明包括对采集的电磁迹进行分块方差处理；对分块方差处理后的电磁迹进行数模转换处理、去抖动处理；对去抖动处理后的电磁迹进行高斯模糊处理，高斯模糊完成后再次进行数模转换处理和去抖动处理；从电磁迹中截取采样点进行POIs标注；利用标注结果对POIs聚类，进行取极值点处理；依据POI时间模板、类别数目进行时间模板匹配处理。本发明基于时间模板匹配的特征点提取方法，能够对双界面商用智能芯片卡运行过程中采集的电磁迹进行预处理，能够在保留POIs的前提下显著减少电磁迹中采样点个数。

公开(公告)号：CN118473645A

公开(公告)日：2024-08-09

申请号：CN202410527678.9

申请日：2024-04-29

Applicant: 南京理工大学 ,  中国科学院信息工程研究所

Inventor： 周永彬 ,  张倩

IPC: H04L9/06 ,  G06F21/72

Abstract: 本发明公开一种基于多项式基的共享加解密AES硬件实现方法，属于信息安全技术领域。本发明包括初始数据通路、1‑9轮函数数据通路、10轮函数数据通路以及4:1MUX四个部分；所述初始数据通路：实现了AES加密和解密的初始轮函数功能；所述1‑9轮函数数据通路：实现了AES加密和解密第1‑9轮的轮函数功能；所述10轮函数数据通路：实现了AES加密和解密第10轮的轮函数功能；所述4:1MUX：从初始轮函数的2个输出和第1‑9轮轮函数的2个输出中4选1，作为下一轮的轮函数输入。本发明相对基于正规基上的共享加解密AES硬件实现，具有面积小、单位面积吞吐率高的技术优势，可与多种掩码方案直接组合。

公开(公告)号：CN109617667B

公开(公告)日：2020-09-29

申请号：CN201811300731.2

申请日：2018-11-02

Applicant: 中国科学院信息工程研究所

Inventor： 周永彬 ,  明经典 ,  张倩 ,  李慧中

IPC: H04L9/00 ,  H04L9/06

Abstract: 本发明公开了一种针对AES算法线性部分的高效掩码防护方法。本方法为：1)生成掩码矩阵M′、M；然后利用M对待保护的中间值矩阵Q进行保护，即Q⊕M；2)对Q⊕M进行非线性运算，结果记为S；利用M’对S进行保护，即S⊕M′；3)对S⊕M′进行行移位变换，得到矩阵S'；4)利用S'对AES加密算法进行列混淆运算，得到矩阵T；5)更新M，进行正常的轮密钥加，更新前后的掩码矩阵M均为斜线上的掩码相同；6)重复步骤2)～5)多轮；当执行到最后一轮的线性运算时，只进行行移位变换和正常的轮密钥加，然后将变换后的S'与M’异或后作为AES的运算结果输出。

公开(公告)号：CN106911475A

公开(公告)日：2017-06-30

申请号：CN201710018081.1

申请日：2017-01-10

Applicant: 中国科学院信息工程研究所

Inventor： 张锐 ,  丁天 ,  张倩

IPC: H04L9/30

CPC classification number: H04L9/3073

Abstract: 本发明公开了一种Tate配对的实现方法及其电路结构。本发明的电路结构中指令控制模块，用于存储Tate配对算法的控制指令和配置指令，对整个Tate配对计算的调度过程进行控制；存储模块，用于存储Tate配对的输入、预算值和计算的中间结果；待计算数据选择器，用于根据控制指令从存储模块中读取数据，并将其发送给计算单元；计算单元，用于根据配置指令进行Fp、下的运算并将计算结果发送给中间结果数据选择器；中间结果数据选择器，用于根据访问控制模块的指令将收到的中间结果数据发送给存储模块；访问控制模块，用于根据控制指令，控制中间结果选择器和待计算数据选择器的数据流动。本发明能快速计算Tate配对。

公开(公告)号：CN104836639A

公开(公告)日：2015-08-12

申请号：CN201510153464.0

申请日：2015-04-02

Applicant: 中国科学院信息工程研究所

Inventor： 周永彬 ,  张倩 ,  高旭

IPC: H04L1/00 ,  H04L9/06 ,  H04L9/32

CPC classification number: H04L1/0007 ,  H04L9/0625 ,  H04L9/0631 ,  H04L9/3249

Abstract: 一种可传输多种算法参数的数据传输方法。本方法为：1)分别创建算法映射表、请求映射表、操作映射表、数据类型映射表和数据产生方式映射表，并保存到上位机和下位机中；2)设置一用于算法参数传输的数据帧结构；对于每一所选算法，上位机每次获取该算法的一待传输的参数，然后根据算法映射表、请求映射表、操作映射表、数据类型映射表和数据产生方式映射表，将该算法的标识码，该参数对应的请求、操作、数据类型、数据对应的标识码填充到数据帧结构对应字段中打包发送给下位机；3)下位机根据映射表对收到数据包中的该数据帧结构进行解析，并根据解析出的请求信息返回相应的结果给上位机。本发明大大节约了开发时间和成本，提高了传输效率。

公开(公告)号：CN204697071U

公开(公告)日：2015-10-07

申请号：CN201520158373.1

申请日：2015-03-19

Applicant: 中国科学院信息工程研究所

Inventor： 周永彬 ,  高旭 ,  张倩

IPC: H04L9/08 ,  H04L9/06

Abstract: 本实用新型公开了一种侧信道分析评估基准板。本实用新型包括：电源模块，以及与所述电源模块电连接的FPGA控制单元，FPGA计算单元，USB芯片单元，通用输入输出接口，存储单元和测量电路；所述FPGA计算单元、所述FPGA控制单元分别与所述USB芯片单元、通用输入输出接口以及一时钟模块连接，所述FPGA计算单元分别与所述通用输入输出接口以及所述存储单元连接，所述FPGA计算单元的测量信号输出端与所述测量电路连接；所述FPGA控制单元与FPGA计算单元连接。该基准板可以实现测量能量值的功能，从而实现侧信道的差分能量分析；具有逻辑容量大，采样快捷，可靠性强等特点。