公开(公告)号：CN116299768A

公开(公告)日：2023-06-23

申请号：CN202310134810.5

申请日：2023-02-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 邱隆清 ,  闫嘉熙 ,  王硕 ,  荣亮亮

IPC: G01V13/00 ,  G01V3/10

Abstract: 本发明提供一种低温三轴谐振电磁探测线圈的配置方法及探测系统至少包括：配置三轴线圈骨架，在所述三轴线圈骨架上绕制线圈；对每一方向的线圈进行电容匹配，以获取线圈的谐振频率；将线圈置于测试环境中，并对线圈进行射频防护；将线圈置于待测区域内并连接测试设备，对线圈进行磁信号测量，并将测量得到的磁信号进行参数标定。相比于传统线圈具有更高的灵敏度，在谐振频率的频段范围内，能够将磁场噪声限制在10fT/Hz1/2的数量级。且结构简单，操作简便，具有广泛的适用性。

公开(公告)号：CN108388721B

公开(公告)日：2021-09-14

申请号：CN201810130075.X

申请日：2018-02-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  许灵达 ,  柴展 ,  王硕

IPC: G06F30/36

Abstract: 本发明提供一种SOI NMOS总剂量辐射多偏置点电流模型建模方法，包括：通过测试获取SOI NMOS侧壁晶体管在不同漏端偏置下的转移特性数据及在不同剂量辐照及不同漏端偏置下的转移特性数据；筛选数据、提取参数；在侧壁晶体管电流模型中引入漏致势垒降低效应的阈值电压模型、辐射效应的阈值电压偏移模型、侧壁晶体管总剂量辐射效应的等效栅压模型，修正总计量辐射效应的等效零偏阈值电压；形成SOI NMOS总剂量辐射电流模型。本发明适用于不同的漏端偏置电压下的总剂量辐射仿真；可以更准确地拟合出SOI NMOS受总剂量辐射效应影响时在不同漏端偏置下的转移特性曲线，更适用于集成电路的总剂量辐射效应仿真。

公开(公告)号：CN108878426A

公开(公告)日：2018-11-23

申请号：CN201810561734.5

申请日：2018-06-04

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  王硕 ,  王本艳 ,  柴展

IPC: H01L27/11

Abstract: 本发明提供一种静态随机存储单元及其制作方法，上拉晶体管和下拉晶体管均采用L型栅；可以在牺牲较小单元面积的情况下(最终的有效单元面积可小于8μm2)有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力；并且本发明的静态随机存储单元的制作方法不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。

公开(公告)号：CN111564167B

公开(公告)日：2023-04-07

申请号：CN202010324690.1

申请日：2020-04-22

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力微电子有限公司

Inventor： 陈静 ,  吕迎欢 ,  王硕 ,  葛浩 ,  谢甜甜

IPC: G11C7/24 ,  G11C11/412 ,  H10B10/00

Abstract: 本申请实施例提供了一种存储单元、晶体管的制备方法及存储单元的制备方法，其中，该存储单元是通过第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第七晶体管和第八晶体管，这八个晶体管的电性连接得到的具有特定功能的存储单元。本发明公开的存储单元相较于现有技术中的存储单元，在传统六管单元的基础上加入两个晶体管，以牺牲较小单元面积的情况下提升单元抗单粒子能力；该存储单元中的晶体管均采用“工”字型的栅氧层和金属栅结构，可有效抑制总剂量效应引起的上下边角漏电及侧壁漏电和寄生晶体管效应。此外，该存储单元不仅可以在抗单粒子效应能力上得到提高，还可以在存储数据的稳定性上得到增加。

公开(公告)号：CN109461732A

公开(公告)日：2019-03-12

申请号：CN201811212888.X

申请日：2018-10-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  王硕 ,  王本艳 ,  葛浩 ,  柴展

IPC: H01L27/11 ,  H01L21/8244 ,  G11C11/412 ,  G11C11/417

Abstract: 本发明提供一种静态随机存储单元及其制作方法，上拉晶体管和下拉晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下(最终的有效单元面积可小于7.5μm2)有效抑制PDSOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的SOI六晶体管SRAM单元的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构以及单元之间的共享结构，使其方便形成存储阵列，有利于缩短设计SRAM芯片的周期。