一种合并单元的测试装置

    公开(公告)号:CN201886095U

    公开(公告)日:2011-06-29

    申请号:CN201020601619.5

    申请日:2010-11-11

    Abstract: 本实用新型涉及一种合并单元测试装置,其特征在于包括光输入板、模拟量调理板、背板、主CPU板和模拟量输出板;所述光输入板和模拟量调理板分别与背板通过数据线或插件连接;所述主CPU板与模拟量输出板通过数据线或插件连接;该装置可以采用数字互感器输入方式和传统互感器输入方式;实现对合并单元输入输出的时间延时测试、采样精度测试、采样脉冲与时标的误差测试、实时波形数据分析显示、波形记录和测试数据显示等功能。

Patent Agency Ranking