-
公开(公告)号:CN114630034A
公开(公告)日:2022-06-14
申请号:CN202210259280.2
申请日:2022-03-16
Applicant: 东南大学
Abstract: 本发明涉及一种基于FPGA的桥梁水下基础表观检测系统,采用相机阵列实现桥梁水下基础结构的表观检测,该检测系统由CSI‑2汇流模块和主控模块构成。其中,汇流模块以MIPI CSI‑2协议为核心,在主控模块的控制下,同步读取四路CSI‑2相机数据,将四路图像数据汇总合并后,再转成CSI‑2协议所定义的数据流格式转发给主控模块。主控模块采用SoC FPGA技术,完成对CSI‑2汇流模块的控制和图像数据的接收,并将图像数据通过千兆以太网传输至PC端。本发明采用光学图像传感器技术,采用相机阵列结构,以MIPI CSI‑2作为相机接口,以FPGA器件作为本系统的实现方案,具有轻量化、功耗低、成本低廉、便于后期维护、升级等优点,为解决水下结构表观检测的现存问题提供一种实现方案。
-
公开(公告)号:CN111338983A
公开(公告)日:2020-06-26
申请号:CN202010100156.2
申请日:2020-02-18
Applicant: 东南大学
IPC: G06F12/0811
Abstract: 本发明公开了一种高速数据缓存结构及方法,包括前端接收数据缓存单元、中端大容量数据缓冲单元、后端发送数据缓存单元以及缓存数据控制单元;所述前端接收数据缓存单元包括双口Block RAM,所述前端接收数据缓存单元的BRAM的A口用于写入要缓存的数据,B口用于读出至中端大容量数据缓存单元;所述中端大容量数据缓存单元包括高速缓存芯片DDR3,在执行写入读出采用分时的“乒乓”操作,过程中保证写优先级高于读;所述后端发送数据缓存单元包括双口Block RAM,所述后端发送数据缓存单元的BRAM的A口用于写入DDR读出的数据,B口用于读出数据至下一步操作端;所述缓存控制单元用于控制上述三个单元的执行过程。本发明在大容量、实时性要求较高的系统可以提高程序执行效率,降低误码率。
-
公开(公告)号:CN2185455Y
公开(公告)日:1994-12-14
申请号:CN94226813.X
申请日:1994-02-19
Applicant: 东南大学
IPC: G06F15/20
Abstract: 一种标准化考试分析机,由主机、适配器、直流电源和若干台学生考试终端组成,学生考试终端可采用8031单片机,输入键盘、ROM、RAM、视频发生器、显示器、音频电路、语言控制器、话筒和耳机构成,其输入键盘可采用A、B、C、D、E、RESET、VOL、CALL、PgUp、PgDown10个键构成。它有利于减轻教师的工作负担,消除印卷、阅卷工作中由于人为因素造成的差错,具有保密性和通用性好等优点。
-
-