输出相位可调的环形压控振荡器
    11.
    发明公开

    公开(公告)号:CN119945424A

    公开(公告)日:2025-05-06

    申请号:CN202411745686.7

    申请日:2024-12-02

    Abstract: 一种输出相位可调的环形压控振荡器,包括:一个前馈环形振荡器和一个电压偏置电路,其中:电压偏置电路输出控制电流至前馈环形振荡器,电压偏置电路的输入电压经运算放大器钳位并施加于电阻上,从而控制电流,并通过前馈环形振荡器改变的输出时钟频率。本发明通过创造环形振荡器中不平衡的前馈通路实现相位调节,具备GHz以上的输出频率时钟信号的能力和较宽的输出频率调节范围,并且可以通过内部集成的控制字结构对每个时钟的输出相位进行控制。输出的相位变化大小只和不同级间的非平衡比例相关,相位可调能力不会随频率变化而改变,从而能够在较宽的时钟频率范围内都实现相位调节。

    全可综合的时间域模拟数字转换器

    公开(公告)号:CN116094524A

    公开(公告)日:2023-05-09

    申请号:CN202310136235.2

    申请日:2023-02-20

    Abstract: 一种全可综合的时间域模拟数字转换器,包括:依次连接的采样保持电路、电压时间转换电路和时间数字转换电路,其中:采样保持电路将连续时间的电压信号转换为离散时间的电压信号并输出至电压时间转换器;电压时间转换器通过对电容单元进行充电并缓冲生成START信号和STOP信号并输出至时间数字转换器;时间数字转换器根据START信号和STOP信号输出数字信号,实现模拟电压信号转换为数字信号。本发明通过基本的数字逻辑单元搭建全可综合的采样保持电路,电压时间转换电路和时间数字转换电路并组成ADC,使用HDLs语言对ADC进行完整的描述,利用数字电路设计工具方便地完成仿真、综合、布局布线等设计流程,从而简化ADC的设计。

    具有校准电路的可调增益动态放大装置及方法

    公开(公告)号:CN112953536A

    公开(公告)日:2021-06-11

    申请号:CN201911265186.2

    申请日:2019-12-11

    Abstract: 一种具有校准电路的可调增益动态放大装置及方法,包括:校准输入电压电路、动态放大器、数字信号控制的可变负载电容阵列和动态比较器,动态放大器的输入端与校准输入电压电路相连,动态放大器的输出端分别与可变负载电容阵列和动态比较器相连,动态比较器的比较结果信号与可变负载电容阵列相连,校准输入电压电路和动态放大器之间、动态放大器和动态比较器之间以及动态放大器与外置工作电路之间均设有用于切换电路拓扑连接的开关组合。本发明面积更小,功耗更低,校准精度高;校准环路输出信号控制动态放大器负载,实现动态放大器增益校准,解决了传统校准方法无法适用于动态放大器的问题,实现动态放大器的增益在PVT下保持稳定。

    适用于模数转化器中环形压控振荡器的PVT数字校准方法

    公开(公告)号:CN112953523A

    公开(公告)日:2021-06-11

    申请号:CN201911265149.1

    申请日:2019-12-11

    Abstract: 一种适用于模数转化器中环形压控振荡器的PVT数字校准方法,将两个子压控振荡器作为量化器嵌入于Delta‑Sigma模数转化器环路之中并分别预设其最小控制电压和最大控制电压,经计算得到对应的最小输出频率和最大输出频率,获得主压控振荡器的增益和自由振荡频率并与标准值对比,当存在偏差时,实时生成对应的校准电压并对子压控振荡器调谐,直至输出主压控振荡器的增益和自由振荡频率与设计值相符,输出对应的校准控制电压,对主压控振荡器校准。本发明采用两点校准,简化电压‑频率转换曲线模型并与真实曲线模型之间误差为10%,具有较高的近似度的同时保证了校准的完整度。

    具有ISI动态误差检测与补偿的DAC电路

    公开(公告)号:CN119921779A

    公开(公告)日:2025-05-02

    申请号:CN202411729618.1

    申请日:2024-11-29

    Abstract: 一种具有动态ISI误差检测与补偿的DAC电路,包括:若干DAC子单元构成的子单元阵列、ISI检测模块、比较器以及串行外设接口(SPI)模块,其中:DAC子单元阵列接收数字信号和时钟信号输出模拟信号,ISI检测模块根据模拟信号生成检测电压并输出至比较器,比较器根据比较结果输出指令至SPI模块以控制子单元阵列的补偿控制。本发明使用独立于Sigma‑Delta模数转换器之外的无源器件实现,能够实现快速的DAC静态误差检测与补偿、实时DAC动态码间串扰误差检测与补偿;通过在DAC电路中集成动态码间串扰误差检测与补偿电路,实现DAC的片上动态码间串扰误差检测与补偿功能。

    一种逐次逼近时间数字转换器
    16.
    发明公开

    公开(公告)号:CN118100943A

    公开(公告)日:2024-05-28

    申请号:CN202410219064.4

    申请日:2024-02-28

    Abstract: 本发明公开了一种逐次逼近时间数字转换器,包括N‑1个量化模块、两个数模转换器和第一时间比较器,量化模块包括第二时间比较器和两个采用一个延迟模块实现的延迟支路,延迟模块采用MOS管和反相器构成,每个量化模块通过其第二时间比较器使两个延迟模块一个处于延迟时间恒定的短延迟状态,另一个处于长延迟状态,且延迟时间受控于数模转换器输出的模拟信号,数模转换器输出的模拟信号根据N‑1个量化模块的工作顺序实时变换,从而能够采用不同的模拟信号来匹配N‑1个量化模块中处于长延迟状态的延迟模块中MOS管的电压特性,使N‑1个量化模块的长延迟按照预设的规律分布的同时,MOS管数量不与目标比特数N呈指数关系;优点是面积较小、功耗较小。

    分段结构模数转换器增益误差校准装置及方法

    公开(公告)号:CN112953535B

    公开(公告)日:2022-08-16

    申请号:CN201911265113.3

    申请日:2019-12-11

    Abstract: 一种分段结构模数转换器增益误差校准装置及方法,包括:闪速型模数转换器、电容型数模转换器、动态比较器和逐次逼近型模数转换器,其中:闪速型模数转换器的输入端接收输入信号并输出温度计码量化结果至电容型数模转换器,电容型数模转换器经过置位后输出残余电压至动态比较器,动态比较器将输入和参考电压相比较后输出比较结果至逐次逼近型模数转换器,经过多次逼近后得到数模转换编码即最终校准控制字。本发明与主电路共用核心模块的同时根据寄生电容实际大小自动调节Flash ADC中参考电压值;上电时使能校准模式并输入两个直流校准信号即可完成校准,操作简单。

    分段结构模数转换器增益误差校准装置及方法

    公开(公告)号:CN112953535A

    公开(公告)日:2021-06-11

    申请号:CN201911265113.3

    申请日:2019-12-11

    Abstract: 一种分段结构模数转换器增益误差校准装置及方法,包括:闪速型模数转换器、电容型数模转换器、动态比较器和逐次逼近型模数转换器,其中:闪速型模数转换器的输入端接收输入信号并输出温度计码量化结果至电容型数模转换器,电容型数模转换器经过置位后输出残余电压至动态比较器,动态比较器将输入和参考电压相比较后输出比较结果至逐次逼近型模数转换器,经过多次逼近后得到数模转换编码即最终校准控制字。本发明与主电路共用核心模块的同时根据寄生电容实际大小自动调节Flash ADC中参考电压值;上电时使能校准模式并输入两个直流校准信号即可完成校准,操作简单。

Patent Agency Ranking