纠错编码器、纠错解码器和具有纠错码的数据传输系统

    公开(公告)号:CN1153354C

    公开(公告)日:2004-06-09

    申请号:CN95103547.9

    申请日:1995-03-24

    CPC classification number: H03M13/151

    Abstract: 本发明提供纠错编码器和纠错解码器,它们经最少次数的移位并行对多个信息码位编码/解码,这使处理时间得以缩短。纠错编码器包括移位寄存器和Galois字段乘法器。编码器能经移位生成预定数目的校验码位,根据并行输入数校验码位数得以减少。纠错解码器的校正子发生器包括多个Galois字段乘法器和Galois字段加法器和移位寄存器来获得预定的校正子生成多项式。校正子多发生器可以经过移位得到所需的校正子,根据并行输入数其数目得以减少。

    加密装置和加密方法及解密装置和解密方法

    公开(公告)号:CN1783774A

    公开(公告)日:2006-06-07

    申请号:CN200510125164.8

    申请日:2000-12-22

    CPC classification number: H04L9/0637 H04L9/0643 H04L2209/125 H04L2209/38

    Abstract: 为在加密过程中进行其他数据的加密,配置存储器(55),其针对用于从使用加密键K的加密模块(51)反馈至选择器(54)的反馈线(65)被并行设置。当在明文块数据Mi的处理过程中发生了对其他数据明文块数据Ni进行处理的中断IT时,将中断IT发生时的密文块数据Ci存储于暂存器(56)中,当明文块数据Ni的处理结束时,通过由选择器选择存储器(55)所存储的密文块数据Ci,并开始明文块数据Mi+1的处理。

    密码处理装置、集成电路卡及密码处理方法

    公开(公告)号:CN1186901C

    公开(公告)日:2005-01-26

    申请号:CN98800708.8

    申请日:1998-04-24

    CPC classification number: H04L9/0625 H04L2209/122

    Abstract: 一种密码处理装置,其中函数F具有反覆处理的结构,函数F在其内部具有函数f的反覆结构,其由暂时储存数据的暂存器301~303、选择应输出数据的选择器A~C311~313以及进行数据变换的函数f演算电路323所构成。从函数f运算电路323的输出被储存在暂存器C303,利用选择器C313,以选择是否反覆执行函数f运算电路323中的数据变换。在上述情况下,能够有效率地构成密码处理装置,并且能够削减电路规模和降低消耗电力。

    数据变换装置及数据变换方法

    公开(公告)号:CN1496048A

    公开(公告)日:2004-05-12

    申请号:CN03145752.5

    申请日:1996-07-31

    CPC classification number: H04L9/0625 H04L2209/122 H04L2209/125

    Abstract: 备有如下的结构,即:对2个任意的A输入数据(101)及B输入数据(102),用第1密钥参数(111)对上述A输入数据进行第1非线性变换,将该第1非线性变换后的变换结果(109)与B输入数据(102)的“异”运算结果作为B中间数据(106),并将其作为下一级副变换处理部(122)的B输入数据,将B输入数据(102)作为下一级副变换处理部的A输入数据,用第2密钥参数(112)对其进行第2非线性变换,将该第2非线性变换后的输出数据与B中间数据(106)的”异”运算结果作为B中间数据(108),并将其作为下一级的副变换处理部(123)的B输入数据;将上述结构以级联方式连接,并将最后的A中间数据及B中间数据作为变换后的输出数据(103及104)。

    数据变换装置及数据变换方法

    公开(公告)号:CN1136692C

    公开(公告)日:2004-01-28

    申请号:CN96191019.4

    申请日:1996-07-31

    CPC classification number: H04L9/0625 H04L2209/122 H04L2209/125

    Abstract: 备有如下的结构,即:对2个任意的A输入数据(101)及B输入数据(102),用第1密钥参数(111)对上述A输入数据进行第1非线性变换,将该第1非线性变换后的变换结果(109)与B输入数据(102)的“异”运算结果作为B中间数据(106),并将其作为下一级副变换处理部(122)的B输入数据,将B输入数据(102)作为下一级副变换处理部的A输入数据,用第2密钥参数(112)对其进行第2非线性变换,将该第2非线性变换后的输出数据与B中间数据(106)的“异”运算结果作为B中间数据(108),并将其作为下一级的副变换处理部(123)的B输入数据;将上述结构以级联方式连接,并将最后的A中间数据及B中间数据作为变换后的输出数据(103及104)。

    密码处理装置、集成电路卡及密码处理方法

    公开(公告)号:CN1228183A

    公开(公告)日:1999-09-08

    申请号:CN98800708.8

    申请日:1998-04-24

    CPC classification number: H04L9/0625 H04L2209/122

    Abstract: 一种密码处理装置,其中函数F具有反覆处理的结构,函数F在其内部具有函数f的反覆结构,其由暂时储存数据的暂存器301~303、选择应输出数据的选择器A~C311~313以及进行数据变换的函数f演算电路323所构成。从函数f运算电路323的输出被储存在暂存器C303,利用选择器C313,以选择是否反覆执行函数f运算电路323中的数据变换。在上述情况下,能够有效率地构成密码处理装置,并且能够削减电路规模和降低消耗电力。

    数据变换装置及数据变换方法

    公开(公告)号:CN1164912A

    公开(公告)日:1997-11-12

    申请号:CN96191019.4

    申请日:1996-07-31

    CPC classification number: H04L9/0625 H04L2209/122 H04L2209/125

    Abstract: 备有如下的结构,即:对2个任意的A输入数据(101)及B输入数据(102),用第1密钥参数(111)对上述A输入数据进行第1非线性变换,将该第1非线性变换后的变换结果(109)与B输入数据(102)的“异”运算结果作为B中间数据(106),并将其作为下一级副变换处理部(122)的B输入数据,将B输入数据(102)作为下一级副变换处理部的A输入数据,用第2密钥参数(112)对其进行第2非线性变换,将该第2非线性变换后的输出数据与B中间数据(106)的“异”运算结果作为B中间数据(108),并将其作为下一级的副变换处理部(123)的B输入数据;将上述结构以级联方式连接,并将最后的A中间数据及B中间数据作为变换后的输出数据(103及104)。

    数据变换装置及数据变换方法

    公开(公告)号:CN100435505C

    公开(公告)日:2008-11-19

    申请号:CN03145752.5

    申请日:1996-07-31

    CPC classification number: H04L9/0625 H04L2209/122 H04L2209/125

    Abstract: 备有如下的结构,即:对2个任意的A输入数据(101)及B输入数据(102),用第1密钥参数(111)对上述A输入数据进行第1非线性变换,将该第1非线性变换后的变换结果(109)与B输入数据(102)的“异”运算结果作为B中间数据(106),并将其作为下一级副变换处理部(122)的B输入数据,将B输入数据(102)作为下一级副变换处理部的A输入数据,用第2密钥参数(112)对其进行第2非线性变换,将该第2非线性变换后的输出数据与B中间数据(106)的“异”运算结果作为B中间数据(108),并将其作为下一级的副变换处理部(123)的B输入数据;将上述结构以级联方式连接,并将最后的A中间数据及B中间数据作为变换后的输出数据(103及104)。

    加密装置和加密方法及解密装置和解密方法

    公开(公告)号:CN100385850C

    公开(公告)日:2008-04-30

    申请号:CN00805031.7

    申请日:2000-12-22

    CPC classification number: H04L9/0637 H04L9/0643 H04L2209/125 H04L2209/38

    Abstract: 为在加密过程中进行其他数据的加密,配置存储器55,其针对用于从使用加密键K的加密模块51反馈至选择器54的反馈线65被并行设置。当在明文块数据Mi的处理过程中发生了对其他数据明文块数据Ni进行处理的中断IT时,将中断IT发生时的密文块数据Ci存储于暂存器56中,当明文块数据Ni的处理结束时,通过由选择器选择存储器55所存储的密文块数据Ci,并开始明文块数据Mi+1的处理。

Patent Agency Ranking