攻击检测装置、攻击检测方法和攻击检测程序

    公开(公告)号:CN110168551A

    公开(公告)日:2019-08-23

    申请号:CN201780082931.2

    申请日:2017-01-19

    Abstract: 在攻击检测装置(200)中,白名单存储部(242)按照每个系统状态,对应地存储有白名单(209),白名单(209)定义了在系统状态下被许可的系统信息。状态估计部(210)根据在服务器装置(300)与设备(400)之间通信的通信数据(601),估计控制系统(700)的当前的系统状态。攻击判定部(220)从白名单存储部(242)取得与当前的系统状态对应的白名单(209),根据所取得的白名单(209)和当前的系统状态下的系统信息判定是否检测到攻击。

    入侵检测装置和入侵检测程序

    公开(公告)号:CN109313686A

    公开(公告)日:2019-02-05

    申请号:CN201680086845.4

    申请日:2016-06-23

    Abstract: 状态管理部(210)确定运用系统的状态,根据所确定的状态判定运用系统有无状态转变。在运用系统有状态转变的情况下,状态管理部使用表示状态转变的转变模式的状态转变脚本,判定运用系统的状态转变与状态转变脚本所示的转变模式是否一致。在运用系统的状态转变与转变模式不一致的情况下,警报输出部(293)输出警报。在运用系统的状态转变与转变模式一致的情况下,白名单管理部(220)切换白名单,入侵检测部(230)进行白名单型入侵检测。

    分组过滤装置以及分组过滤方法

    公开(公告)号:CN107534601A

    公开(公告)日:2018-01-02

    申请号:CN201580079357.6

    申请日:2015-05-15

    CPC classification number: H04L63/0263 H04L12/66 H04L63/1416 H04L69/22

    Abstract: 本发明涉及以适于逻辑式计算的树形结构来表现作为防止网络攻击的技术的分组过滤的规则集,提高处理效率的分组过滤装置以及其分组过滤方法。分组过滤装置具备:规则集,其存储条件与动作对应起来而成的规则;以及ZDD(Zero‑Suppressed Binary Decision Diagram,零压缩二元决策图),其表述通过利用逻辑变量记述规则的条件的逻辑式;分组解析部,其对从网络接收到的分组进行解析,提取对照信息,该对照信息是作为对照对象的字符串;以及过滤部,其对分组解析部提取出的对照信息和ZDD进行对照,执行与对照信息所符合的条件对应起来的动作来允许或拒绝分组的通信。

    器件固有信息生成装置以及器件固有信息生成方法

    公开(公告)号:CN103946909A

    公开(公告)日:2014-07-23

    申请号:CN201180074942.9

    申请日:2011-12-22

    Inventor: 清水孝一

    CPC classification number: G06F21/75 G09C1/00 H04L9/0866 H04L9/3278 H04L2209/12

    Abstract: 本发明获得不受器件制造时的影响、或不受器件的经年劣化的影响,而输出满足所期望的性能的短时脉冲波形干扰的装置。该装置具有比特生成部(310),该比特生成部(310)具备:短时脉冲波形干扰产生电路(330),以及比特变换电路(340),将短时脉冲波形干扰的形状变换为信息比特;短时脉冲波形干扰产生电路通过搭载多个组合电路(331),而输出多个不同的短时脉冲波形干扰;比特生成部还具有:选择器(332),根据选择信号从多个不同的短时脉冲波形干扰中选择一个短时脉冲波形干扰,对比特变换电路进行输出,该装置还具备:性能评价/控制部(350),通过输出选择信号来取得与多个不同的短时脉冲波形干扰的各自所对应的比特信息,并基于各个比特信息来确定满足所期望的性能的短时脉冲波形干扰。

    旋转电机
    15.
    发明授权

    公开(公告)号:CN112042079B

    公开(公告)日:2023-06-23

    申请号:CN201880092904.8

    申请日:2018-05-09

    Abstract: 本发明提供一种旋转电机,其能够抑制由面外变形引起的旋转电机的振动噪声。在包括定子(1)的旋转电机中,所述定子(1)具有作为环状构件的框架(4)、以及呈圆环状地嵌合并保持在框架(4)的内径部上的多个分割铁芯(2),框架(4)形成为两端部的内径小于轴向中央部的内径,并且分割铁芯(2)与框架(4)之间在两端部的嵌合紧固力设定为大于轴向中央部的嵌合紧固力。

    数据判定装置、数据判定方法以及计算机能读取的存储介质

    公开(公告)号:CN110178137B

    公开(公告)日:2023-03-24

    申请号:CN201780083467.9

    申请日:2017-01-20

    Abstract: 通信许可列表转换部(123)针对在检测规则中记述有对应关系的请求通信和响应通信分配1个以上的标志,使指定了针对该标志应该设定的值的标志操作的内容与用于判定在该标志中是否设定有该应该设定的值的标志条件相对应地记述在通信许可列表中。判定部(103)在判定为请求通信的通信数据正常之后,在该标志中设置应该设定的值,在判定针对请求通信的响应通信的通信数据是否正常的情况下,判定在该标志中是否设定有应该设定的值,在设定有应该设定的值的情况下,将响应通信的通信数据判定为正常,并重置该标志。

    安全装置和安全方法
    17.
    发明授权

    公开(公告)号:CN108352984B

    公开(公告)日:2021-06-01

    申请号:CN201580084173.9

    申请日:2015-11-05

    Abstract: 本发明涉及执行认证处理或加密处理等的安全装置,例如用于安全地保存在加密处理中使用的密钥的安全装置和安全方法。安全装置具有:标识符生成部,其利用PUF(Physical Unclonable Function:物理不可克隆函数)生成本装置固有的标识符;PUF密钥生成部,其使用标识符生成本装置固有的密钥即PUF密钥;接收部,其接收包含登记密钥和使用与公开密钥对应的秘密密钥对登记密钥生成的签名的登记指令;签名验证部,其利用公开密钥验证接收部接收到的登记指令中包含的签名的正当性,输出表示验证失败或者成功的验证结果;以及指令执行部,其在所述名验证部输出的验证结果为失败的情况下拒绝执行登记指令,在验证结果为成功的情况下,利用PUF密钥对登记指令的登记密钥进行加密,使登记密钥存储部存储加密后的登记密钥。

    数据判定装置、数据判定方法以及数据判定程序

    公开(公告)号:CN110178137A

    公开(公告)日:2019-08-27

    申请号:CN201780083467.9

    申请日:2017-01-20

    Abstract: 通信许可列表转换部(123)针对在检测规则中记述有对应关系的请求通信和响应通信分配1个以上的标志,使指定了针对该标志应该设定的值的标志操作的内容与用于判定在该标志中是否设定有该应该设定的值的标志条件相对应地记述在通信许可列表中。判定部(103)在判定为请求通信的通信数据正常之后,在该标志中设置应该设定的值,在判定针对请求通信的响应通信的通信数据是否正常的情况下,判定在该标志中是否设定有应该设定的值,在设定有应该设定的值的情况下,将响应通信的通信数据判定为正常,并重置该标志。

    安全装置和安全方法
    19.
    发明公开

    公开(公告)号:CN108352984A

    公开(公告)日:2018-07-31

    申请号:CN201580084173.9

    申请日:2015-11-05

    Abstract: 本发明涉及执行认证处理或加密处理等的安全装置,例如用于安全地保存在加密处理中使用的密钥的安全装置和安全方法。安全装置具有:标识符生成部,其利用PUF(Physical Unclonable Function:物理不可克隆函数)生成本装置固有的标识符;PUF密钥生成部,其使用标识符生成本装置固有的密钥即PUF密钥;接收部,其接收包含登记密钥和使用与公开密钥对应的秘密密钥对登记密钥生成的签名的登记指令;签名验证部,其利用公开密钥验证接收部接收到的登记指令中包含的签名的正当性,输出表示验证失败或者成功的验证结果;以及指令执行部,其在所述名验证部输出的验证结果为失败的情况下拒绝执行登记指令,在验证结果为成功的情况下,利用PUF密钥对登记指令的登记密钥进行加密,使登记密钥存储部存储加密后的登记密钥。

    比特生成装置以及比特生成方法

    公开(公告)号:CN103299576B

    公开(公告)日:2016-05-25

    申请号:CN201180064824.X

    申请日:2011-01-13

    Abstract: 比特生成装置(100)具备:毛刺发生电路(120),发生包括多个脉冲的毛刺信号(y1~yM);以及T-FF比特生成电路(131(1)~131(M)),输入毛刺信号(y1~yM),根据毛刺信号中包含的多个脉冲的上升沿和下降沿中的某一个,生成0和1中的某一个比特值。T-FF比特生成电路(131(1)~131(M))分别根据多个脉冲的上升沿的个数的奇偶和下降沿的个数的奇偶中的某一个,生成比特值(b1~bM)。通过采用T-FF比特生成电路(131(1)~131(M)),不需要以往需要的、毛刺PUF中本质上不必要的电路,能够抑制比特生成装置(100)的电路规模扩大、比特生成的处理时间增大。

Patent Agency Ranking