-
公开(公告)号：CN108694975B
公开(公告)日：2023-08-08
申请号：CN201810311688.3
申请日：2018-04-09
Applicant: 三星电子株式会社
IPC: G11C11/419 , G11C11/412
Abstract: 一种存储器件包括：第一写入辅助电路，向与第一位线对连接的第一存储单元提供单元电压或写入辅助电压；第一写入驱动器，通过所述第一位线对向所述第一存储单元提供写入数据；第二写入辅助电路，向与第二位线对连接的第二存储单元提供所述单元电压或所述写入辅助电压；以及第二写入驱动器，通过所述第二位线对向所述第二存储单元提供写入数据。所述第一写入辅助电路和所述第二写入辅助电路中的一个响应于列选择信号来提供所述写入辅助电压，并且所述第一写入辅助电路和所述第二写入辅助电路中的另一个响应于所述列选择信号来提供所述单元电压，其中，所述列选择信号用于从所述第一写入驱动器和所述第二写入驱动器当中选择一个提供写入数据的写入驱动器。
-
公开(公告)号：CN114898791A
公开(公告)日：2022-08-12
申请号：CN202210610664.4
申请日：2017-01-25
Applicant: 三星电子株式会社
IPC: G11C11/418 , G11C11/413 , G11C7/08 , G11C11/419 , H01L23/528 , H01L27/02 , H01L27/092 , H01L27/11
Abstract: 一种半导体设备，包括：第一有源区域和第二有源区域，其沿第一方向延伸，所述第一有源区域和第二有源区域被设置在基底中；第一栅电极，其沿垂直于第一方向的第二方向延伸，其中，所述第一栅电极在第一有源区域和第二有源区域上连续延伸；第二栅电极，其在第一有源区域上沿第二方向延伸；第三栅电极，其在第一有源区域和第二有源区域上沿第二方向延伸；第一触点，其被设置在第一栅电极的第一侧处的第一有源区域上；第二触点，其被设置在第二栅电极的第二侧处的第一有源区域上；第三触点，其被设置在第一栅电极上；第四触点，其被设置在第二栅电极上；第一导线，其经由第三触点连接到第一栅电极；和第二导线，其与第一触点的部分、第二触点的部分和第四触点的部分重叠，其中，第一电压被提供给第二导线，其中，第二导线的至少一部分沿第一方向延伸，以及第二导线的至少一部分在平面图上与第二栅电极相交。
-
公开(公告)号：CN114898790A
公开(公告)日：2022-08-12
申请号：CN202210609658.7
申请日：2017-01-25
Applicant: 三星电子株式会社
IPC: G11C11/418 , G11C11/413 , G11C7/08 , G11C11/419 , H01L23/528 , H01L27/02 , H01L27/092 , H01L27/11
Abstract: 一种半导体设备，包括：基底，其包括沿第一方向延伸的第一有源区域和第二有源区域，第一有源区域和第二有源区域沿垂直于第一方向的第二方向布置；第一栅电极，其在第一有源区域和第二有源区域上沿第二方向延伸；第二栅电极，其在第一有源区域上沿第二方向延伸；第三栅电极，其在第二有源区域上沿第二方向延伸；第一源极区域和第一漏极区域，其位于第一有源区域上，并且位于第一栅电极的两侧；第二源极区域和第二漏极区域，其位于第一有源区域上，并且位于第二栅电极的两侧；第三源极区域和第三漏极区域，其位于第二有源区域上，并且位于第一栅电极的两侧；第四源极区域和第四漏极区域，其位于第二有源区域上，并且位于第三栅电极的两侧；第一导线，其电性连接到第一栅电极；第二导线，其电性连接到第二栅电极、第一源极区域和第二源极区域；第三导线，其电性连接到第三栅电极、第三源极区域和第四源极区域；和第四导线，其电性连接到第一漏极区域、第二漏极区域、第三漏极区域和第四漏极区域，其中，第一电压被提供给第二导线，以及其中，第二电压被提供给第三导线。
-
公开(公告)号：CN107039070A
公开(公告)日：2017-08-11
申请号：CN201710061158.3
申请日：2017-01-25
Applicant: 三星电子株式会社
IPC: G11C11/418 , G11C11/419 , H01L27/02
CPC classification number: G11C11/419 , G11C7/08 , H01L23/5286 , H01L27/092 , H01L27/1104 , H01L27/1116 , H01L28/00 , G11C11/418 , H01L27/0207
Abstract: 一种半导体器件包括有源区域，所述有源区域在第一方向上延伸；第一晶体管，所述第一晶体管包括布置在所述有源区域上的第一栅电极和第一源极和漏极区域，所述第一源极和漏极区域布置在所述第一栅电极的相对侧处；第二晶体管，所述第二晶体管包括布置在所述有源区域上的第二栅电极和第二源极和漏极区域，所述第二源极和漏极区域布置在所述第二栅电极的相对侧处；以及第三晶体管，所述第三晶体管包括布置在所述有源区域上的第三栅电极和第三源极和漏极区域，所述第三源极和漏极区域布置在所述第三栅电极的相对侧处，并且所述第一栅电极、所述第二栅电极和所述第三栅电极在不同于所述第一方向的第二方向上延伸。所述第二晶体管被配置成基于所述半导体器件的操作模式而接通和断开。
-
公开(公告)号：CN108695272B
公开(公告)日：2024-04-09
申请号：CN201810306289.8
申请日：2018-04-08
Applicant: 三星电子株式会社
Abstract: 提供了一种在衬底上包括存储器单元晶体管的半导体装置。半导体装置包括：第一布线层，其位于存储器单元晶体管上，并且包括位线和第一导电图案；第二布线层，其位于第一布线层上，并且包括地线；第一过孔，其介于位线与存储器单元晶体管中的第一存储器单元晶体管的源极/漏极之间，并且将所述位线与源极/漏极电连接；以及第一扩展过孔，其介于地线与存储器单元晶体管中的第二存储器单元晶体管的源极/漏极之间。地线通过第一扩展过孔和第一导电图案电连接至第二存储器单元晶体管的源极/漏极。第一扩展过孔的宽度大于第一过孔的宽度。
-
公开(公告)号：CN109427390B
公开(公告)日：2023-11-03
申请号：CN201810899680.3
申请日：2018-08-08
Applicant: 三星电子株式会社
IPC: G11C11/419
Abstract: 一种存储器件包括存储单元、连接到存储单元的字线、连接到存储单元的位线、连接到存储单元的互补位线、辅助位线、辅助互补位线以及开关电路。存储单元存储单个比特。开关电路响应于要在写操作期间写入储存单元中的数据比特的逻辑电平，通过使用至少一个虚设单元的至少一个或多个晶体管作为开关，将位线和互补位线中的一个电连接到辅助位线和辅助互补位线中的一个，并且至少一个虚设单元不存储数据比特。
-
公开(公告)号：CN109493896B
公开(公告)日：2023-06-09
申请号：CN201810929992.4
申请日：2018-08-15
Applicant: 三星电子株式会社
IPC: G11C8/08 , G11C8/14 , G11C11/418
Abstract: 本发明提供了包括辅助电路的电压控制电路和包括所述电压控制电路的存储器装置。所述存储器装置包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；以及辅助电路，其连接到所述多个字线中的至少一个并调整所述多个字线中的每个的驱动电压电平，其中，所述辅助电路包括二极管NMOS晶体管，所述NMOS晶体管具有彼此连接的栅极和漏极。
-
公开(公告)号：CN108695319A
公开(公告)日：2018-10-23
申请号：CN201810315561.9
申请日：2018-04-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L23/528 , H01L27/02
CPC classification number: H01L23/528 , H01L21/823475 , H01L21/823871 , H01L23/5226 , H01L27/0207 , H01L27/088 , H01L27/092 , H01L27/11807 , H01L29/41775 , H01L29/45 , H01L29/78 , H01L2027/11875 , H01L23/5283
Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。
-
公开(公告)号：CN108695272A
公开(公告)日：2018-10-23
申请号：CN201810306289.8
申请日：2018-04-08
Applicant: 三星电子株式会社
CPC classification number: H01L27/0207 , G06F17/5081 , H01L21/823821 , H01L21/823871 , H01L23/5226 , H01L23/5286 , H01L27/0924 , H01L27/1104 , H01L29/7848 , H01L23/3114 , H01L23/481
Abstract: 提供了一种在衬底上包括存储器单元晶体管的半导体装置。半导体装置包括：第一布线层，其位于存储器单元晶体管上，并且包括位线和第一导电图案；第二布线层，其位于第一布线层上，并且包括地线；第一过孔，其介于位线与存储器单元晶体管中的第一存储器单元晶体管的源极/漏极之间，并且将所述位线与源极/漏极电连接；以及第一扩展过孔，其介于地线与存储器单元晶体管中的第二存储器单元晶体管的源极/漏极之间。地线通过第一扩展过孔和第一导电图案电连接至第二存储器单元晶体管的源极/漏极。第一扩展过孔的宽度大于第一过孔的宽度。
-
公开(公告)号：CN104978994A
公开(公告)日：2015-10-14
申请号：CN201510146344.8
申请日：2015-03-31
Applicant: 三星电子株式会社
IPC: G11C11/4063
Abstract: 提供了集成电路、控制存储器件的操作定时的方法、应用处理器和电力管理器。所述应用处理器包括：电力管理器，被配置为在多个操作电力等级当中确定第一操作电力等级，确定与第一操作电力等级相应的第一定时容限，生成指示第一定时容限的第一格雷码信号，以及输出第一格雷码信号；和第一存储器件，被配置为根据由第一格雷码信号指示的第一定时容限调整操作定时，其中，所述电力管理器被配置为向第一存储器件提供第一操作电力等级。
