-
公开(公告)号：CN112711383A
公开(公告)日：2021-04-27
申请号：CN202011643848.8
申请日：2020-12-30
Applicant: 浙江大学 , 南方电网数字电网研究院有限公司
IPC: G06F3/06 , G06F12/02 , G06F12/0862 , G06F13/16
Abstract: 本发明属于存储器控制领域，涉及用于电力芯片的非易失性存储读取加速方法，通过行长自适应缓存加速处理器从Flash读取指令和跨步预取加速处理器从Flash读取数据，其中所述通过行长自适应缓存加速处理器从Flash读取指令包括：对处理器发起的取指请求，根据缓存命中和缺失判断，进行缓存行填充并重构缓存行长，向Flash发起读取指令请求；所述通过跨步预取加速处理器从Flash读取数据包括：对处理器发起的取数请求，根据缓冲寄存器命中和缺失的判断和跨步预取使能位的有效情况，向Flash发起读取数据请求。本发明硬件开销小，提高了处理器从Flash中读取指令和数据的速度，同时降低了访问功耗。
-
公开(公告)号：CN112671598A
公开(公告)日：2021-04-16
申请号：CN202011387153.8
申请日：2020-12-01
Applicant: 南方电网数字电网研究院有限公司
IPC: H04L12/26 , H04L12/42 , H04B10/275 , H02J13/00 , H02H7/26
Abstract: 本申请提供了适用于电力系统控制保护装置的电力专用算法硬件模块。该系统包括：采样值数据IP核、MMS/GOOSE报文通信IP核、HSR环网通信IP核、光纤纵差通信IP核、时间管理IP核、定时器IP核和用于各个IP核通信的互联总线，通过采样值数据IP核获取采样值和组织SV报文，通过HSR环网通信IP核、MMS/GOOSE报文通信IP核、光纤纵差通信IP核实现通信，通过时间管理IP核实现对时功能，以及通过定时器IP核进行中断控制，实现芯片算法硬件模块的IP核的高度集成，缩减了单芯片的面积，根据不同的环节和数据类型配置对应的IP核进行处理，进一步提高了数据处理的准确性和效率。
-
公开(公告)号：CN112613691A
公开(公告)日：2021-04-06
申请号：CN202011238667.7
申请日：2020-11-09
Applicant: 贵州电网有限责任公司 , 南方电网数字电网研究院有限公司
Inventor： 辛明勇 , 徐长宝 , 文屹 , 林呈辉 , 高吉普 , 王宇 , 张历 , 祝健杨 , 代奇迹 , 孟令雯 , 杨婧 , 李肖博 , 姚浩 , 习伟 , 赵继光 , 于杨 , 蔡田田 , 陈军健 , 陶伟 , 邓清唐
Abstract: 本申请公开了一种芯片化继电保护通用装置，涉及电力设备技术领域。该装置，包括多核处理器，该多核处理器包括管理核、保护核、系统内存和前端处理电路，其中，前端处理电路用于接收采集设备采集到的目标电力设备的电力数据，并对电力数据进行数据解析，得到采样值数据，将采样值数据写入系统内存；保护核用于从系统内存中获取采样值数据，并根据采样值数据确定目标电力设备是否存在故障，并在目标电力设备存在故障的情况下，将目标电力设备从电网中断开，并生成故障信息；管理核用于接收故障信息，并根据故障信息生成故障报告。本申请通过高集成度的单芯片将原来多板卡、多CPU的系统，简化为单芯片的装置，解决保护装置架构日趋复杂的问题。
-
公开(公告)号：CN112540951A
公开(公告)日：2021-03-23
申请号：CN202011383035.X
申请日：2020-12-01
Applicant: 南方电网数字电网研究院有限公司
Abstract: 本申请提供一种适用于电力系统控制保护装置的专用主控芯片，包括电力专用子系统、多核业务主系统、安全子系统和存储模块；电力专用子系统、多核业务主系统、安全子系统通过系统总线通信，将多个功能处理集成设置在芯片上，简化了芯片的硬件架构，避免了多芯片硬件结构连接不稳定的问题，提高了继电保护系统的可靠性和稳定性，通过系统总线进行实现芯片内部各个子系统之间的通信交互，进一步提高芯片的整体性能。
-
公开(公告)号：CN112083882A
公开(公告)日：2020-12-15
申请号：CN202010921042.4
申请日：2020-09-04
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及存储器技术领域，提供了一种SRAM坏点处理方法、系统、装置、计算机设备和存储介质。该方法包括：通过接收数据访问模块获得的针对SRAM的访问地址，与CPU扫描后在信息寄存器中存储的坏点地址进行匹配，得到访问地址匹配的目标坏点地址，获取与目标坏点地址对应的数据寄存器，从中读写对应的数据内容。本申请提供的方案，将CPU扫描到的坏点地址存储在信息寄存器，并预先为各个坏点地址配置对应的数据寄存器用于存储坏点地址对应的数据内容，使得在SRAM使用过程中，可以对SRAM的坏点情况进行动态管理，通过数据寄存器实现坏点地址对应的SRAM数据内容的读写，实现了对SRAM坏点的替换操作，提高了SRAM坏点管理的效率，并进一步提高了SRAM的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN112083791A
公开(公告)日：2020-12-15
申请号：CN202010969527.0
申请日：2020-09-15
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
IPC: G06F1/3234 , G06F1/3237 , G06F1/3287
Abstract: 本申请涉及一种芯片功耗优化方法、装置、计算机设备和存储介质。采用本申请能够完成了芯片功耗优化的自动管理过程，且能够进一步节省功耗。该方法包括：通过将唤醒模式指令和掉电模式指令分别存储于唤醒模式寄存器和掉电模式寄存器中，响应于上述掉电模式指令，触发掉电使能寄存器启动掉电流程并在掉电流程中控制由上述掉电模式指令指定的电源域进入低功耗模式；接收上述唤醒源信息对应的唤醒源产生的唤醒信号；若该唤醒信号为有效唤醒信号，则控制由上述唤醒模式指令指定的电源域进入上述电源开关模式。
-
公开(公告)号：CN111858056A
公开(公告)日：2020-10-30
申请号：CN202010721600.2
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及一种任务调度方法、装置、计算机设备和存储介质。所述方法包括：根据映射关系，将任务集中的任务映射到处理器集中对应的处理器；将映射到同一处理器的各个任务分别划分至对应的线程中；根据预设调度模式，获取划分到各个线程中的任务的执行顺序，其中，所述预设调度模式包括全局调度模式、局部调度模式和静态调度模式中的至少一种。采用本方法能够通过将任务集中的任务映射到处理器集中对应的处理器上，然后将各个任务划分到对应的线程，并根据预设调度模式获取各个线程中的任务的执行顺序，使得处理器能够根据执行顺序对应的执行相应的任务，避免了处理器在任务处理过程中出现死锁的情况，能够最大化的提高处理器的任务处理性能。
-
公开(公告)号：CN111682929A
公开(公告)日：2020-09-18
申请号：CN202010351346.1
申请日：2020-04-28
Applicant: 南方电网数字电网研究院有限公司 , 南京国电南自电网自动化有限公司
Abstract: 本发明属于电力系统继电保护的光纵同步领域，涉及一种低实时光纵同步方法及电力专用CPU芯片。本发明所要解决的技术问题在于提供一种基于国产电力专用CPU芯片的低实时光纵同步方法。光纵保护对数据处理的实时性要求比较高，在采用传统光纵同步算法后会造成光纵数据处理有延时，会对继电保护的光纵保护性能有影响。本发明提供一种基于国产电力专用CPU芯片的低实时光纵同步方法，解决了在低实时情况下的光纵同步，并且同步后使得纵联差动两侧继电保护装置的角度差符合纵联差动的动作要求。
-
公开(公告)号：CN111143275A
公开(公告)日：2020-05-12
申请号：CN201911380102.X
申请日：2019-12-27
Applicant: 南方电网科学研究院有限责任公司 , 南方电网数字电网研究院有限公司 , 浙江大学
IPC: G06F15/78 , G06F1/3287
Abstract: 本发明公开了一种IP管理和功耗优化系统及方法，所述系统包括多个逻辑域，每个逻辑域中包含有多个模拟IP，每个模拟IP配置有电源模块以及时钟源，所述系统还包括共享储存单元以及AMU逻辑单元；所述逻辑域、共享储存单元以及AMU逻辑单元两两之间相互连接。本发明通过AMU逻辑单元以及共享储存单元对相关联的功能模块的逻辑域进行控制，保证相关联的功能模块的逻辑域在不工作时能够正常断电从而节省功耗，从而减少了系统整体的能耗，同时能够保证正常上电时相应的系统能够正常的工作，在实际应用中具有重要的指导意义。
-
公开(公告)号：CN113626246B
公开(公告)日：2025-01-03
申请号：CN202111001156.8
申请日：2021-08-30
Applicant: 南方电网数字电网研究院有限公司 , 北京四方继保工程技术有限公司
Abstract: 本申请涉及一种单比特翻转快速修复方法、装置、计算机设备和存储介质。本申请主要通过调用中断响应服务进行修复，与传统技术中需要增加内存控制器进行修复的方案相比，不需要增加硬件资源，在处理器进行数据读取时不需要经过内存控制器，进一步提高了芯片处理器进行数据处理的实时性。该方法包括：上电后，将内部RAM内的原始程序段分为多段子程序；拷贝上述多段子程序，作为副本程序段；针对每段副本程序段分别求取原始程序校验和，存储上述原始程序校验和以及上述副本程序段于外部RAM中；在定时器触发下，调用中断响应服务对每段子程序求取实时校验和，与上述原始程序校验和进行比对，得到子程序的程序状态；根据程序状态修复原始程序段。
-
-
-
-
-
-
-
-
-
Search Results
193
records
(took 0.049 seconds)
